[发明专利]FPGA器件并行模式配置的装置及方法

权利要求书

1.一种FPGA器件并行模式配置的装置，包括：

配置PROM，其输入连接到ATE输出，输出连接到被测FPGA的并行IO接口，用于存储FPGA器件预定待测功能电路的配码文件，接收ATE控制信号并将配置数据发送给被测FPGA；

ATE，其输入连接到被测FPGA功能电路引脚，输出连接到配置PROM及被测FPGA输入端，用于控制PROM对FPGA进行并行配置，为配置PROM电路及被测FPGA器件提供配置所需的CCLK时钟信号，所述ATE通过被测FPGA反馈的完成标志DONE信号判断配置完成后，根据被测FPGA功能电路引脚输出信号对配置完成后的功能电路进行测试及结果判定。

2.根据权利要求1所述的装置，所述ATE监测配置完成标志DONE信号的变化：当ATE监测到DONE信号指示配置成功完成后，开始对被测FPGA器件的预定待测功能电路进行测试、结果对比判定及反馈对比结果，从而完成被测FPGA器件的某一个预定待测功能电路的测试。

3.根据权利要求2所述的装置，所述ATE根据CCLK的频率，计算配置完成所需时间长度并开始等待，在时间到达后，开始检测DONE端口的状态，当监测到DONE端口信号由“L”变为“H”，并处于“H”状态不变，表明配置完成。

4.根据权利要求3所述的装置，所述FPGA配置所需时钟信号由所述ATE提在CCLK端口提供、配置所需的数据信号由所述PROM在D0-D7端口提供。

5.根据权利要求4所述的装置，所述配置PROM可以搭载在ATE测试板上；所述配置PROM上存储的FPGA器件预定待测功能电路的配码文件是通过被测FPGA相对应的设计工具生成的，配置PROM在ATE控制下对被测FPGA器件输入D[0..7]并行8位配置数据，对被测FPGA进行配置。

6.根据权利要求5所述的装置，所述ATE还用于为配置PROM电路及被测FPGA器件提供工作所需V_cc电源信号。

7.一种FPGA器件并行模式配置的方法，采用如权利要求1至6中任意一项所述的FPGA器件并行模式配置的装置，包括以下步骤：

步骤A，通过被测FPGA相对应的设计工具生成该器件预定待测功能电路的配码文件，所述配码文件为位流码格式；

步骤B，将预定待测功能电路的配码文件进行数据格式转换，并将转换后的文件写入到所述所搭载配置电路的PROM中；

步骤C，ATE为所述PROM电路及所述FPGA提供配置所需信号，判断配置PROM及被测FPGA器件是否上电，若未上电则返回重新执行步骤C，若已上电则转至步骤D；

步骤D，ATE提供配置所需的CCLK时钟信号给被测FPGA及配置PROM，使配置PROM电路完成对被测FPGA器件的配置；

步骤E，在配置完成后，ATE为预定待测功能电路的输入引脚施加测试激励，对被测FPGA器件的预定待测功能进行测试。

8.根据权利要求7所述的方法，所述步骤D进一步包括，在配置开始后，所述ATE开始实时检测DONE端口的状态，若在经过了预定个数的CCLK时钟周期后，检测到DONE信号标志被测器件配置完成，转至步骤E，若配置未完成则继续检测DONE端口的状态。

9.根据权利要求8所述的方法，所述步骤D进一步包括，所述ATE根据CCLK的频率，计算配置完成所需时间长度并开始等待，在时间到达后，开始检测监测配置完成标志DONE信号的变化，当监测到DONE信号由“L”变为“H”，并维持“H”状态不变，表明配置完成。

10.根据权利要求9所述的方法，所述步骤E进一步包括，ATE为预定待测功能电路的输入引脚施加测试激励的同时，开始对被测FPGA器件的预定待测功能进行测试，对预定待测功能电路的输出引脚的的信号进行采样，并将实际采样结果与期待波形进行对比，从而判定被测FPGA器件的预定待测功能电路是否正常工作，若不能正常工作则结束测试，表示被测FPGA器件的预定待测功能电路不符合要求.。