[发明专利]一种用于SERDES芯片的本地时钟产生方法及电路

权利要求书

1.一种用于SERDES芯片的本地时钟产生方法，其特征在于，包括：

参考时钟获取步骤：采用SERDES芯片接收外来数据产生稳定的时钟CLK_RX；

时钟校正步骤：将时钟CLK_RX输入锁频环的参考时钟CLK_REF，对所述锁频环的输出时钟CLK_OUT进行环路校正，同时将所述锁频环的输出时钟CLK_OUT与所述锁频环的输入时钟CLK_IN相连；以及，在所述输出时钟CLK_OUT达到稳定的状态后，断开所述时钟CLK_RX与所述锁频环的CLK_REF的连接，以及断开输出时钟CLK_OUT与输入时钟CLK_IN的连接。

2.根据权利要求1所述的用于SERDES芯片的本地时钟产生方法，其特征在于，采用SERDES芯片的RX模块接收外来数据产生稳定的时钟CLK_RX。

3.一种用于SERDES芯片的本地时钟产生电路，其特征在于，包括SERDES芯片以及锁频环，所述SERDES芯片接收外来数据并输出稳定的时钟CLK_RX，

将所述时钟CLK_RX作为参考时钟输入所述锁频环的CLK_REF，对所述锁频环的输出时钟CLK_OUT进行环路校正，同时所述锁频环的输出时钟CLK_OUT连接所述锁频环的输入时钟CLK_IN；

在所述输出时钟CLK_OUT达到稳定的状态后，断开所述时钟CLK_RX与所述锁频环的参考时钟CLK_REF的连接，以及断开输出时钟CLK_OUT与输入时钟CLK_IN的连接。

4.根据权利要求3所述的用于SERDES芯片的本地时钟产生电路，其特征在于，采用SERDES芯片的RX模块接收外来数据产生稳定的时钟CLK_RX。

5.根据权利要求3所述的用于SERDES芯片的本地时钟产生电路，其特征在于，所述锁频环包括依次连接的频率比较器、积分器以及数控振荡器，所述数控振荡器的输出时钟CLK_OUT与所述频率比较器的输入时钟CLK_IN相连，所述SERDES芯片输出的时钟CLK_RX与所述频率比较器的参考时钟CLK_REF相连。