[发明专利]一种集成电路元器件的工艺方法

说明书

本发明提供了一种集成电路元器件的工艺方法，包括：利用第一晶圆制作第一掺杂类型金属氧化物半导体场效应MOS器件，利用第二晶圆制作第二掺杂类型MOS器件；引出第一掺杂类型MOS器件的源极、漏极及栅极的引线；利用2M工艺纵向引出第二掺杂类型MOS器件各层的源极、漏极、栅极的引线及转接引线；基于所述转接引线，在引线界面利用键合工艺将第一引线及第二引线进行电连接，形成CMOS器件；对引线界面所在的硅基进行背面减薄，并对减薄后的硅基进行深硅刻蚀及金属填充，将CMOS器件的电接口引出至硅基背面，制作引线焊盘。

技术领域

本发明属于大规模集成电路技术领域，尤其涉及一种集成电路元器件的工艺方法。

背景技术

大规模集成电路技术发展至22nm尺度后，随着电路元器件数量的增加，基于当前标准硅技术，现有技术中的集成电路技术已无法维持摩尔定律继续发展。

目前，互补金属氧化物半导体器件(CMOS，Complementary Metal OxideSemiconductor)是现代集成电路技术的必备元件，CMOS器件是由P沟道金属氧化物半导体场效应器件(P-MOS，positive channel Metal Oxide Semiconductor)晶体管和N沟道金属氧化物半导体场效应器件(N-MOS，Negative channel-Metal-Oxide-Semiconductor)晶体管组成的，作为电路的基本单元使用。传统的CMOS单元器件是由单个平面上的第一掺杂类型MOS器件与第二掺杂类型MOS器件相连组成，在摩尔定律发展速度变缓甚至存在失效的可能性的前提下，单纯的通过缩减器件的特征尺寸来提升单位晶圆面积上的元器件密度，降低器件的成本已经不是一个良好的解决方案，成为了集成电路发展的一个瓶颈。

发明内容

针对现有技术存在的问题，本发明实施例提供了一种集成电路元器件的工艺方法，用于解决现有技术在进行大规模集成电路元件制作时单纯通过缩减器件的特征尺寸来提升单位晶圆面积上的元器件密度，导致单位晶圆面积上的元器件密度不能进一步增大，导致摩尔定律发展速度变缓的技术问题，。

本发明提供一种集成电路元器件的工艺方法，所述方法包括：

利用第一晶圆制作第一掺杂类型金属氧化物半导体场效应MOS器件，利用第二晶圆制作第二掺杂类型MOS器件；

引出所述第一掺杂类型MOS器件的第一引线；所述第一引线包括：所述第一掺杂类型MOS器件的源极、漏极及栅极的引线；

利用双金属层2M工艺纵向引出所述第二掺杂类型MOS器件各层的第二引线；所述第二引线包括：所述第二掺杂类型MOS器件的源极、漏极、栅极的引线及转接引线；

基于所述转接引线，在引线界面利用键合工艺将第一引线及所述第二引线进行电连接，形成CMOS器件；

对所述引线界面所在的硅基进行背面减薄，并对减薄后的所述硅基进行深硅刻蚀及金属填充，将所述CMOS器件的电接口引出至所述硅基背面，制作引线焊盘。

上述方案中，所述利用第一晶圆制作第一掺杂类型MOS器件包括：

在所述第一晶圆上，利用离子注入工艺在第一硅衬底上制作两个P型阱或两个N型阱，形成所述第一掺杂类型MOS器件；

将所述第一掺杂类型MOS器件的源极、漏极及栅极的引线引出至所述第一硅衬底表面。

上述方案中，所述利用第二晶圆制作第二掺杂类型MOS器件包括：

在所述第二晶圆上，利用离子注入工艺在第二硅衬底上制作两个N型阱或两个P型阱，形成所述第二掺杂类型MOS器件；

将所述第二掺杂类型MOS器件的源极、漏极、栅极的引线及通孔引出至所述第二硅衬底的二氧化硅SiO₂钝化层；