[发明专利]一种超结功率器件耐压层的制作方法

说明书

本发明公开了一种超结功率器件耐压层的制作方法，属于功率半导体技术领域。本发明通过多次光刻、刻蚀沟槽和外延填充分批次制作半导体柱以及通过多次半导体材料外延并在每一外延层进行上述分批次制作半导体柱，保证了在每一次光刻、沟槽刻蚀、外延填充时都能够保证刻蚀或者填充的沟槽之间具有大的间隔，进而避免了沟槽密度较大时由于存在刻蚀负载效应以及刻蚀气体的消耗而造成沟槽刻蚀速率慢和沟槽填充速率慢甚至无法填充的缺陷，同时，也避免了在半导体基片上制作高密度沟槽所引起的基片翘曲、变形甚至碎片的问题。本发明能够实现高性能的高压超结功率器件的制备，并广泛用于超结二极管、超结MOSFET、超结IGBT等超结器件的制作。

技术领域

本发明属于功率半导体技术领域，具体涉及一种超结功率器件耐压层的制作方法。

背景技术

近年来以超结二极管、超结MOSFET、超结IGBT等为代表的超结功率器件成为了一类重要的功率器件。超结功率器件的出现，打破了传统功率器件的关系，使得功率器件耐压层的掺杂浓度设计与整个器件的击穿电压变得相对独立。超结功率器件与传统功率器件耐压层的不同之处在于：纵向漂移区中耐压层采用P柱和N柱交替的形式，使得器件在承受耐压时，由于P柱和N柱电荷相互耗尽产生的电荷补偿效应，耐压层中的电场呈近似矩形分布，进而实现在获得高的单位耐压层厚度击穿电压的同时保持P柱和N柱的高掺杂浓度。对于超结功率器件的耐压层，单位耐压层厚度承受的击穿电压虽然较传统器件耐压层结构而言具有显著提高，但是为了获得高的器件耐压仍需要采用厚的耐压层结构；同时，对于超结功率器件的耐压层，为了获得高的器件击穿电压，需要P柱和N柱尽可能保持电荷平衡，并且保证P柱和N柱在器件击穿之前耗尽，因此，在垂直于P柱和N柱的方向P柱和N柱的掺杂剂量有一个最大值。对于硅材料而言，上述最大值通常为1×10¹²cm^-2，而在这一最大掺杂剂量的约束下，为了获得低的正向导通电阻/压降，必须获得尽可能高的P柱和N柱掺杂浓度，这也就是要求P柱和N柱的宽度尽可能的窄。因此，为了优化高耐压超结功率器件的性能，要求制备具有高掺杂浓度、窄P柱宽度和窄N柱宽度的耐压层，并且具有厚的P柱和N柱耐压层厚度。

目前，超结功率器件的耐压层的制作方法主要有以下三大类：

(1).单次外延加离子注入工艺：在衬底表面外延一定厚度和浓度的N型漂移区，光刻、通过离子注入P型杂质并退火形成P柱和N柱交替的超结结构耐压层，其中，P型杂质的离子注入可以通过单次或者多次离子注入完成。单次外延加离子注入工艺的优点是外延次数少，制作工艺简单，然而形成的P柱和N柱交替耐压层的深度浅，只适合低压超结器件的制作。如图1所示为通过单次外延加离子注入工艺制作的超结功率器件耐压层的结构示意图。

(2).多次外延加离子注入工艺：在衬底表面外延一定厚度和浓度的N型漂移区，光刻、通过离子注入P型杂质形成一部分P柱和N柱交替的耐压层；再次外延一定厚度和浓度的N型漂移区，并采用同一块光刻掩模板光刻、通过离子注入P型杂质再次形成另一部分P柱和N柱交替的耐压层；重复进行以上步骤直至所需厚度，然后进行高温退火即制得P柱和N柱交替的超结结构耐压层。这一制作工艺相比于上文提到的单次外延加离子注入工艺，多次外延加离子注入工艺的优点在于能够形成较厚的耐压层，实现较高的耐压。然而，对于多次外延加离子注入工艺，由于离子注入损伤造成的杂质扩散系数增加以及高的外延工艺温度，在进行多次外延时会使得在此之前已经形成的耐压层P柱区宽度由于杂质扩散增强而显著展宽，难以形成窄的P柱和窄的N柱区；并且，随着耐压的增加，由于单次外延加离子注入工艺形成的耐压层较薄，对于高压器件，需要增加外延次数以增加耐压层的厚度，P柱的扩展进一步加剧；此外，高温外延次数的增加会导致硅片的翘曲。如图2所示为通过多次外延加离子注入工艺制作的超结功率器件耐压层的结构示意图。