[发明专利]半导体装置及其制造方法

说明书

实施方式提供一种具有能抑制缺陷产生的TSV的半导体装置及半导体装置的制造方法。实施方式的半导体装置具有：半导体衬底，设有从第1面贯通到与所述第1面为相反侧的第2面的贯通孔；金属部，形成于所述贯通孔内部；及绝缘膜，设于所述半导体衬底与所述金属部之间，且具有1μm以下的厚度。而且，实施方式的半导体装置的制造方法包含如下步骤：形成贯通半导体衬底且开口的贯通孔；在所述半导体衬底的第1面上及所述贯通孔的内部，以150℃以下形成具有1μm以下的厚度的绝缘膜；及在所述贯通孔的内部形成金属部。

[相关申请案]

本申请案享受以日本专利申请2017-65620号(申请日：2017年3月29日)为基础申请的优先权。本申请案中通过参照此基础申请而包含基础申请的全部内容。

技术领域

本实施方式涉及一种半导体装置及其制造方法。

背景技术

在使用TSV(Through-Silicon Via，硅通孔)的半导体装置的制作方法中，有在半导体衬底上制作器件(半导体电路等)之后使Si薄膜化而形成TSV的方法(Via Last(后穿孔)构造)。器件逐步微细化，对此，因为是从器件的外侧利用TSV进行连接，所以与技术节点无关，微细化的必要性低。而且，在形成制造难度变高的微细器件之后形成TSV，所以，不容易影响器件良率。

然而，须要利用可再剥离的粘合剂将半导体衬底粘贴于支撑衬底，且一面使Si变薄一面形成TSV。作成TSV时，需要以低温进行作成。

发明内容

实施方式提供一种具有能抑制缺陷产生的TSV的半导体装置及其制造方法。

实施方式的半导体装置具有：半导体衬底，设有从第1面贯通到与所述第1面为相反侧的第2面的贯通孔；金属部，形成于所述贯通孔内部；及绝缘膜，设于所述半导体衬底与金属部之间，且具有1μm以下的厚度。而且，实施方式的半导体装置的制造方法包含如下步骤：形成贯通半导体衬底且开口的贯通孔；在所述半导体衬底的第1面上及所述贯通孔的内部，以150℃以下成膜为具有1μm以下的厚度的绝缘膜；及在所述贯通孔的内部形成金属部。

附图说明

图1是表示实施方式中的半导体装置的概略构成例的截面图。

图2～8是表示实施方式中的半导体装置的制造方法的工艺截面图。

图9(a)及(b)是表示以各温度进行热处理时的氧化硅膜的测定结果的图。

图10(a)及(b)是表示以150℃成膜的氧化硅膜的膜厚增加后的膜厚、与因膨润所致的膜厚的增加量及膨润率的关系的图。

图11是表示氧化硅膜成膜后的热处理时间与Si-OH/Si-O比的关系的图。

具体实施方式

(第1实施方式)

以下，参照随附图式，详细说明实施方式中的半导体装置及半导体装置的制造方法。另外，本发明并不限于该实施方式。而且，以下的说明中，将元件形成对象的半导体衬底的元件形成面作为第1面，将与该第1面为相反侧的面作为第2面。

图1是表示实施方式中的半导体装置的概略构成例的截面图。如图1所示，半导体装置1包括半导体衬底10、绝缘层11、STI12、绝缘层13、第1贯通电极14、绝缘层 17、第2贯通电极18及接合材(凸块)19。

半导体衬底10例如为硅衬底。该半导体衬底10可变薄为50μm(微米)以下，例如为30±5μm左右。