[发明专利]一种同源同步时钟电路

权利要求书

1.一种同源同步时钟电路，其特征在于，包括有源晶振、第一时钟分频器和第一时钟发生器；

所述有源晶振用于提供时钟源信号；第一时钟分频器用于根据有源晶振输出的时钟源信号生成多路同步的低频时钟信号，所述低频时钟信号可直接作为处理器的系统时钟使用，也可作为第一时钟发生器的参考时钟；第一时钟发生器用于以所述低频时钟信号中的一路作为参考时钟，生成多路高频时钟信号。

2.如权利要求1所述的同源同步时钟电路，其特征在于，还包括第二时钟分频器和第二时钟发生器；

所述第二时钟发生器用于以第一时钟发生器生成的高频时钟信号中的一路为参考源，输出多路同步的高频时钟信号；所述高频时钟信号可作为处理器高速总线的参考时钟；第二时钟分频器用于对第一时钟发生器输出的高频时钟信号中的一路或多路进行分频处理，生成多路高频时钟信号。

3.如权利要求1所述的同源同步时钟电路，其特征在于，对有源晶振和第一时钟分频器所输出的时钟信号均采用33欧姆电阻进行端接匹配，并采用直流耦合的方式与后级电路相连接。

4.如权利要求2所述的同源同步时钟电路，其特征在于，对第一时钟发生器所输出的时钟信号，根据源时钟信号频率采用以下两种方式中的一种进行端接及匹配：

(a)采用33欧姆进行端接匹配，采用直流耦合的形式与后级电路相连接；

(b)采用瓷介电容进行端接匹配，采用交流耦合的形式与后级电路相连接。