[发明专利]一种增强型SPI装置及利用该装置进行数据传输的方法

说明书

技术领域

本发明涉及芯片设计技术领域,具体地说是一种增强型SPI装置及利用该装置进行数据传输的方法。

背景技术

在现代EDA(Electronics Design Automation，电子设计自动化)外围电子器件的接口中存在多种标准,如SPI(serial peripheral interface，串行外设接口)、I2C(Inter-Integrated Circuit，集成电路总线)、UART(Universal Asynchronous Receiver/Transmitter，通用异步收发器)等。

如图1所示，以SPI接口为例，主端(master)发送控制信号给SPI核，数据经移位寄存器(shift register)处理发送给SPI核，整个SPI通过MOSI/MISO(MISO，master input slave output，主项从的spi数据线；MOSI，master output slave input，从向主的spi数据线)串行数据线与后端处理模块相连接，进行数据传递。其中SPI CLOCK generator时钟产生模块，时钟产生模块通过时钟线(SCLK spi)向移位寄存器发送时钟信号。通过spi数据线进行数据传输时，从端(slave)不具有主动请求功能，不能及时向master反馈slave的数据处理情况，因此造成slave的数据滞留，造成数据传输速度缓慢的问题。

发明内容

为克服上述现有技术存在的不足，本发明的目的在于提供一种快速数据传输的增强型SPI装置及利用该装置进行数据传输的方法，用于解决现有传输协议造成的数据传输速度慢的问题。

本发明解决其技术问题所采用的技术方案是：一种增强型SPI装置，包括外围总线接口模块、寄存器配置模块、数据存取模块、复位模块、分频模块和数据收发模块，所述外围总线接口模块分别连接寄存器配置模块和复位模块，所述寄存器配置模块还分别通过数据存取模块和分频模块连接数据收发模块。

进一步地，所述装置还包括校验模块，校验模块分别连接状态输出模块、数据存取模块和数据收发模块，所述状态输出模块还分别连接数据存取模块、数据收发模块和外围总线接口模块。

进一步地，所述数据收发模块包括数据接收单元和数据发送单元，所述数据接收单元和数据发送单元均连接IO接口；所述IO接口有多个，均与分频模块连接。

进一步地，所述数据收发模块还包括spi时序电路，所述spi时序电路分别连接所述数据接收单元和数据发送单元。

利用所述的一种增强型SPI装置进行数据传输的方法，包括以下步骤：

读取Espi的寄存器状态；

根据读取的状态对寄存器进行配置并向Espi写入数据；

对写入的数据进行校验；

读取通过校验的Espi数据。

进一步地，在所述根据读取的状态对寄存器进行配置之前还包括根据读取的状态判断寄存器是否处于工作状态，若是，则继续读取寄存器的状态，若否，则对寄存器进行配置。

进一步地，所述向Espi写入数据具体为将数据写入Espi的数据存取模块。

进一步地，所述对写入的数据进行校验具体为校验模块对数据存取模块内的数据添加校验码，判断数据是否通过校验，若是，则读取Espi的数据，若否，则通过状态输出模块向CPU发送中断信号。

进一步地，在所述读取通过校验的Espi数据之后还包括对数据输出的步骤，所述对数据输出的步骤具体为数据收发模块对读取的数据进行封装处理和串并联转换，按照spi协议的时序，在分频模块的时钟驱动下，通过数据发送单元由多路IO输出数据。

发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：

1、数据收发模块包括多路I/O接口，且IO接口采用半双工四路IO的通信方式，使从端的主动请求发送给主端，及时向主端反馈从端的数据处理情况，提高传输效率。

2、数据收发模块还包括多路选择器逻辑单元，通过寄存器配置模块对寄存器的配置及分频模块对时钟的选择，IO接口可切换至单路或多路IO传输，进一步提高传输效率。

3、通过外围总线接口，将本装置挂载在APB总线上，CPU可通过寄存器配置模块对寄存器进行实时配置；同时寄存器配置模块内有锁存器，可以锁住每次更新的配置信息，配置完后，其余模块会及时读取寄存器信息，更新自己的工作状态，利于装置内部协调工作，提高数据传输的效率。