[发明专利]一种检测视频分辨率的方法及装置

说明书

技术领域

本发明涉及图像处理技术领域，特别是涉及一种检测视频分辨率的方法及其装置。

背景技术

视频分辨率实时检测在很多场景下都有应用。最常见的就是显卡输出的视频，后期需要处理，比如进行视频压缩或者分辨率的调整，此时需要得知视频的分辨率信息，因此对视频信号的处理如果如下：

现场可编程逻辑器件（Field－Programmable Gate Array，FPGA）或者转移基础电路芯片（ASIC）接收显卡输出的视频数据，需要先经过分辨率的检测，得到当前视频的分辨率，进而进行视频压缩或者是分辨率的调整。

如果是用FPGA进行视频分辨率实时检测，传统做法是利用厂商提供的Clocked Video Interface IP，进行处理，但是该IP需高额费用方可使用，并且需要开发IP的外围模块，配合IP工作，造成项目成本上升。

如果是用ASIC进行分辨率实时检测，需在电路板上额外增加ASIC的摆放面积，并且项目会增加购买ASIC的成本。

因此，亟需一种检测视频分辨率的方法，能够进行视频分辨率的检测。

发明内容

本发明实施例中提供了一种检测视频分辨率的方法，能够进行检测视频分辨率。

第一方法，提供一种检测视频分辨率的方法，包括：获取待检测视频中的待检测图像；获取所述待检测图像的视频数据有效信号,检测所述视频数据有效信号为高电平期间像素时钟的数目W，其中，所述视频数据有效信号与所述待检测图像的行同步信号存在对应关系，其中，所述W为所述待检测图像的分辨率宽度；获取所述待检测图像的场同步信号，检测所述场同步信号为高电平期间的所述视频数据有效信号的周期数目H，其中，所述H为所述待检测图像的分辨率高度。

结合第一方面，在第一方面的第一种可能的实现方式中，所述检测所述视频数据有效信号为高电平期间像素时钟的数据W，包括：获取第一信号，其中，所述第一信号所占的时域位置相较于所述视频数据有效信号所占的时域位置，在时域上延后1个像素时钟周期，N为正整数；获取所述视频数据有效信号的行起始信号，其中，所述行起始信号所占的时域位置为所述视频数据有效信号所占时域位置的第一个1个像素时钟周期；获取所述视频数据有效信号的行结束信号，其中，所述行结束信号所占的时域位置为所述视频数据有效信号所占时域位置之后的1个像素时钟周期，所述行结束信号所占的时域位置与所述视频数据有效信号的时域位置相邻；使用第一计时器获取从检测到所述行起始信号到行结束信号之间经历的像素时钟周期W。

结合第一方面及其上述实现方式，在第一方面的第二种可能的实现方式中，所述检测所述场同步信号为高电平期间的Data_en信号的周期数目H，包括：获取第二信号，其中，所述第二信号所占的时域位置相较于所述场同步信号所占的时域位置，在时域上延后1个像素时钟周期；获取所述场同步信号的场起始信号，其中，所述场起始信号所占的时域位置为所述场同步信号所占时域位置的1个像素时钟周期；获取所述场同步信号的场结束信号，其中，所述场结束信号所占的时域位置为所述场同步信号所占时域位置之后的1个像素时钟周期，所述场结束信号所占的时域位置与所述场同步信号的时域位置相邻；使用第二计时器获取从检测到所述场起始信号到场结束信号之间经历的所述视频数据有效信号周期数目H。

结合第一方面及其上述实现方式，在第一方面的第二种可能的实现方式中，所述方法还包括：当所述待检测视频中连续S帧分辨率相同时，将所述S帧的分辨率确定为所述待检测视频的分辨率，S为正整数。

第二方面，提供一种用于检测视频分辨率的装置，包括：获取单元，所述获取单元用于获取待检测视频中的待检测图像；所述获取单元还用于获取所述待检测图像的视频数据有效信号；检测单元，所述检测单元用于检测所述视频数据有效信号为高电平期间像素时钟的数目W，其中，所述视频数据有效信号与所述待检测图像的行同步信号存在对应关系，其中，所述W为所述待检测图像的分辨率宽度；所述获取单元还用于获取所述待检测图像的场同步信号，所述检测单元还用于检测所述场同步信号为高电平期间的视频数据有效信号的周期数目H，其中，所述H为所述待检测图像的分辨率高度。