[发明专利]一种降低存储器擦写功耗的电荷泵电路

权利要求书

1.一种降低存储器擦写功耗的电荷泵电路，包括：

正高压时钟产生电路，用于产生正高压电荷泵所需的正高压时钟CLKPOS；

正高压电荷泵，用于在正高压时钟CLKPOS的控制下产生正高压VPOS；

正高压取样电路，用于产生调整正高压VPOS幅度的第一取样信号Vcomp1和产生正高压就绪信号VPOS_ready所需的第三取样信号Vcomp3；

正高压负载，为该正高压电荷泵的用电单元；

正高压就绪信号产生电路，用于将该第三取样信号Vcomp3转换为数字形式的正高压就绪信号VPOS_ready；

负高压时钟产生电路，用于产生负高压电荷泵所需的负高压时钟CLKNEG；

负高压电荷泵，用于在该负高压时钟CLKNEG的控制下产生负高压VNEG；

负高压取样电路，用于产生调整该负高压VNEG幅度的第二取样信号Vcomp2；

负高压负载，为该负高压电荷泵的用电单元。

2.如权利要求1所述的一种降低存储器擦写功耗的电荷泵电路，其特征在于：该正高压时钟产生电路包括第一与门以及第一比较器。

3.如权利要求2所述的一种降低存储器擦写功耗的电荷泵电路，其特征在于：高压电荷泵许可信号CPEN连接至所述第一与门的第一输入端，输入时钟CLKIN连接至所述第一与门的第二输入端，第一比较器的输出即正高压时钟许可信号CLKEN1连接至所述第一与门的第三输入端，所述第一与门的输出即正高压时钟CLKPOS连接至所述正高压电荷泵，第一参考电压连接所述第一比较器的同相输入端，所述第一比较器的反相输入端连接所述正高压取样电路。

4.如权利要求3所述的一种降低存储器擦写功耗的电荷泵电路，其特征在于：所述正高压取样电路包括四个取样电阻，该四个取样电阻依次级联在正高压VPOS和地间。

5.如权利要求4所述的一种降低存储器擦写功耗的电荷泵电路，其特征在于：所述正高压就绪信号产生电路包括第一反相器、第一NMOS管和第三比较器。

6.如权利要求5所述的一种降低存储器擦写功耗的电荷泵电路，其特征在于：所述第三比较器的反相输入端连接所述正高压取样电路，同相输入端连接第三参考电压，输出端连接第一反相器的输入端与所述第一NMOS管的漏极，所述第一NMOS管的栅极连接互补高压电荷泵许可信号CPENB，源极接地，所述第一反相器的输出端输出所述正高压就绪信号VPOS_ready。

7.如权利要求6所述的一种降低存储器擦写功耗的电荷泵电路，其特征在于：所述负高压时钟产生电路包括第二与门、第三与门与第二比较器。

8.如权利要求7所述的一种降低存储器擦写功耗的电荷泵电路，其特征在于：所述高压电荷泵许可信号CPEN连接至所述第三与门的第一输入端，所述第一反相器的输出端即正高压就绪信号VPOS_ready连接至所述第三与门的第二输入端，所述第三与门的输出即负高压许可信号VNEGEN连接至所述第二与门的第一输入端，输入时钟CLKIN连接至所述第二与门的第二输入端，所述第二比较器的输出即负高压时钟许可信号CLKEN2连接至所述第二与门的第三输入端，所述第二与门的输出端连接所述负高压电荷泵，所述第二比较器的同相输入端连接第二参考电压，反相输入端连接所述负高压取样电路。

9.如权利要求8所述的一种降低存储器擦写功耗的电荷泵电路，其特征在于：所述负高压取样电路包括四个取样电阻，该四个取样电阻依次级联在负高压VNEG和第四参考电压间。

10.如权利要求9所述的一种降低存储器擦写功耗的电荷泵电路，其特征在于：所述正高压负载与负高压负载由后续电路等效的电阻和电容组成。