[发明专利]低缺陷多孔抛光垫

说明书

抛光垫适用于使用抛光流体以及所述抛光垫与半导体、光学和磁衬底中的至少一个之间的相对运动来抛光或平面化半导体、光学和磁衬底中的所述至少一个。抛光层具有开孔聚合基质、抛光表面，所述抛光层中的多个凹槽。多个凸出槽脊区域用从所述底部多个凸出槽脊区域向外并且向下延伸的锥形支撑结构支持。所述多个凸出槽脊区域具有小于所述多个凹槽的平均宽度的平均宽度，以便减少所述凸出槽脊区域的抛光停留时间并且增加所述凹槽区域的碎屑去除停留时间到大于所述抛光停留时间的值。

技术领域

本发明涉及化学机械抛光垫和形成所述抛光垫的方法。更具体来说，本发明涉及多孔性化学机械抛光垫和形成多孔性抛光垫的方法。

背景技术

在集成电路和其它电子装置的制造中，多个导电、半导电和介电材料层沉积到半导体晶片的表面上并且从其去除。薄的导电、半导电和介电材料层可以使用多种沉积技术沉积。现代晶片加工中的常见沉积技术尤其包含也称为溅射的物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强的化学气相沉积(PECVD)和电化学电镀(ECP)。常见去除技术尤其包含湿式和干式各向同性和各向异性蚀刻。

因为依序沉积和去除材料层，所以晶片的最上表面变成非平面的。因为后续半导体加工(例如，光刻)需要晶片具有平坦表面，所以晶片需要平面化。平坦化可用于去除非所期望的表面形状和表面缺陷，例如粗糙表面、聚结材料、晶格损坏、刮痕和被污染的层或材料。

化学机械平面化或化学机械抛光(CMP)是一种用以平面化或抛光工件(例如半导体晶片)的常见技术。在常规CMP中，晶片载具或抛光头安装在载具组合件上。抛光头固持晶片并且将晶片定位得与安装在CMP设备内的平台或台板上的抛光垫的抛光层接触。载具组合件在晶片与抛光垫之间提供可控压力。同时，将抛光介质(例如，浆料)分配到抛光垫上并且抽取到晶片与抛光层之间的间隙中。为了实现抛光，抛光垫和晶片典型地相对于彼此旋转。随着抛光垫在晶片下面旋转，晶片扫除典型地环形的抛光轨迹或抛光区域，其中晶片的表面直接面对抛光层。通过对抛光层和表面上的抛光介质进行化学和机械作用，对晶片表面抛光并且使其成平面。

CMP工艺通常在单个抛光工具上在两个或三个步骤中进行。第一步骤平面化晶片并且去除大部分过量材料。在平面化之后，后续步骤去除在平面化步骤期间引入的刮痕或颤痕。用于这些应用的抛光垫必须柔软并且保形以在不刮擦的情况下抛光衬底。此外，用于这些步骤的这些抛光垫和浆料常常需要选择性去除材料，例如较高的TEOS比金属去除速率。出于本说明书的目的，TEOS是氧硅酸四乙酯的分解产物。因为TEOS是比例如铜的金属硬的材料，所以这是多年来制造商在处理的一个困难的问题。

在过去几年中，半导体制造商日益转向多孔性抛光垫(例如Politex^TM和Optivision^TM聚氨基甲酸酯垫)来进行精整或最终抛光操作，其中低缺陷度是更重要的需求(Politex和Optivision是陶氏电子材料(Dow Electronic Materials)或其附属公司的商标。)。出于本说明书的目的，术语多孔性是指通过从水溶液、非水溶液、或水溶液与非水溶液的组合凝结而制造的多孔聚氨基甲酸酯抛光垫。这些抛光垫的优点在于，它们提供高效去除与低缺陷度。这种缺陷度降低可以导致晶片产率显著增加。

特别重要的抛光应用是铜-阻挡层抛光，其中需要低缺陷度以及能够同时去除铜和TEOS电介质两者，使得TEOS去除速率高于铜去除速率以满足先进的晶片集成设计。商业垫(例如Politex抛光垫)对于未来设计并未提供足够低的缺陷度，并且TEOS:Cu选择性比率也不够高。其它商业垫含有表面活性剂，所述表面活性剂在抛光期间沥滤产生过量泡沫，所述泡沫干扰抛光。此外，表面活性剂可能含有碱金属，所述碱金属可能会使电介质中毒并且降低半导体的功能性能。

尽管低TEOS去除速率与多孔性抛光垫相关，但一些先进的抛光应用转向全多孔性垫CMP抛光操作，因为多孔性垫对比其它垫类型(例如IC1000^TM抛光垫)有可能实现更低缺陷度。尽管这些操作提供低缺陷，但仍存在进一步减少垫诱导的缺陷和增加抛光速率的挑战。