[发明专利]基于FPGA‑CPU混合架构的高速信息交互系统

说明书

技术领域

本发明涉及的是一种金融交互领域的技术，具体是一种基于FPGA-CPU混合架构的高速信息交互系统。

背景技术

FPGA(Field Programmable Logic Array，可编程逻辑阵列)技术是一项成熟的应用技术，其与金融业务相结合的Fintech技术正逐步成为行业焦点。FPGA擅长专业数据处理，功耗低，计算能力强、密度高；金融交互领域以程序化交互、高频交互等为代表，对系统的实时处理性能要求很高。FPGA应用在金融数据的处理带来计算速度上的提升，能有效提高策略响应速度和报单成功率。理想的处理模式是：所有数据通过FPGA网卡流入计算卡，经过业务逻辑单元处理后，经由FPGA网卡发送出去，以实现数据流板进板出的设计。但是，当前国内交互所对使用FPGA接入的方式要求严格，禁止绕过交互系统API(Application Program Interface，应用程序接口)的认证而直连交易所获取行情或者进行交易。因此，业界应用较多的模式是：FPGA通过PCIe(Peripheral Component Interface Express，高速总线和接口标准)接口与CPU(Center Processing Unit，中央处理器)进行通讯，通过调用软件API来完成组包，FPGA更多承担的是一种类高速网卡式的快速通道，逻辑处理功能有限。另外一个难以突破的技术瓶颈是，各大FPGA厂商提供的PCIe硬核普遍关注数据吞吐量，虽然具有一定普适性，适合大批量流式数据集中存储和传输，但是对少量数据的快传欠缺考虑，特别是在DMA方式传输下需要等待数据准备完成，导致PCIe接口易成为系统加速的瓶颈。

发明内容

本发明针对现有技术读取速度慢，数据传递效率低下的缺陷，提出一种基于FPGA-CPU混合架构的高速信息交互系统，分别通过CPU存储历史需求数据和非核心需求数据、通过FPGA存储实时需求数据，两者通过PCIe接口和大实时数据分价表交互协议进行数据通讯，控制交互延时，提升交互效率，从而发挥FPGA和CPU各自的优势，解决金融领域中应用加速的问题。

本发明是通过以下技术方案实现的：

本发明包括：现场可编程门阵列(FPGA)模块、中央控制模块和交互终端，其中：FPGA模块和中央控制模块通过PCIe接口进行数据通讯，中央控制模块接收筛选外部的多路TCP需求数据，并存储历史需求数据，生成分价表(历史数据分价表)并进行维护；FPGA模块管理维护实时需求数据生成的分价表(实时数据分价表)，并根据交互终端的触发调用历史数据分价表和实时数据分价表执行相应的操作指令，进行快速决策、组单，生成交互指令，通过交互终端实现信息交互。

所述的FPGA模块通过万兆高速网卡与外界通讯。

所述的交互终端进行联合需求处理与交互。

所述的FPGA模块包括：需求数据管理模块、交互策略管理模块和快速封装报单模块，其中：需求数据管理模块维护交互数据请求的实时需求信息，交互策略管理模块对历史需求数据进行分析与处理，持续轮询当前交互数据请求的需求是否触发既定策略，在满足策略条件时根据实时需求信息速向快速封装报单模块发送报单参数，快速封装报单模块在收到有效参数后，立即将参数填入固定位置，使用指定的协议格式对外发送交互数据请求报单信息。

所述的交互数据请求包括但不限于各类合约，所述的分价表在此处为实时需求数据和历史需求数据的统称，为某一合约下由一系列买单和卖单构成的严格按照价格档位进行区分的有序金融表，能够显示当前时刻不同价位对应的买单和卖单的数量。

所述的实时数据分价表位于需求数据管理模块，操作指令集合于实时数据分价表中。

所述的操作指令包括但不限于：插入(INSERT)、删除(DELETE)、选择(SELECT)和排序(SORT)指令，各指令能够在现场可编程门阵列模块的数个时钟周期内完成。

所述的实时数据分价表调用操作指令通过大实时数据分价表交互协议对历史数据分价表中对应的分价表进行插入(INSERT)、删除(DELETE)、选择(SELECT)操作，必要时查询历史需求数据。

所述的实时数据分价表采用硬件双调排序方法进行内容排序。

所述的历史数据分价表采用平衡树方法进行内容排序。

所述的快速决策、组单是指：当交互数据请求满足预设规则时，触发相应的报单操作；FPGA将通过(价格，数量)元组对应到指定的交互数据请求上，封装成API认可的数据包对外发送相关指令。

技术效果