[发明专利]一种基于FPGA的最短路由实现方法

说明书

本发明公开一种基于FPGA的最短路由实现方法，利用FPGA的高速并发特性，SDN控制器通过UDP协议上传拓扑信息，FPGA解析UDP数据包获取拓扑信息，存储在DDR2中。当用户发起访问请求时，访问DDR2获取拓扑信息通过最短路由算法得到最佳传输路径信息，将该信息打包成UDP数据并下发至SDN控制器。本发明能实现在高速网络环境下提高数据的传输效率。

技术领域

本发明涉及互联网技术领域，具体涉及一种基于FPGA的最短路由实现方法。

背景技术

随着网络技术的快速发展，以及云计算、大数据等海量数据处理技术的出现，使得传统交换设备已无法满足当前网络数据传输及性能需求。SDN(软件定义网络)将转发与控制分离，在快速转发的同时又能够灵活控制。然而，SDN集中控制的方式为网络数据传输带来便利的同时也存在着问题，即当网络比较复杂，SDN的网络结构会变得非常庞大，使得单一控制器无法高效地控制交换机对数据的转发。使用多个控制器分别控制一个相对简单的网络，能够减少每个控制器的压力，但也存在着拓扑同步、传输路径选择等一系列的问题。

发明内容

本发明所要解决的是多个控制器之间协同以及数据传输效率的问题，提供一种基于FPGA的最短路由实现方法。

为解决上述问题，本发明是通过以下技术方案实现的：

一种基于FPGA的最短路由实现方法，包括如下步骤：

步骤1、SDN控制器上传拓扑信息至FPGA；

步骤2、FPGA接收各个SDN控制器上传的拓扑信息，根据每条拓扑信息中的源转发器得到存储器地址，每个源转发器对应1个DDR2的存储空间，将各条拓扑信息逐条存入各拓扑信息中源转发器所对应的DDR2存储空间中；即具有相同源转发器的拓扑信息存储在DDR2的相同存储空间中，具有不同源转发器的拓扑信息存储在DDR2的不同存储空间中；

步骤3、用户发起访问请求，SDN控制器收到请求并上传请求信息至FPGA；

步骤4、FPGA收到用户请求信息，并根据该请求信息的源转发器得到存储器地址，每个源转发器对应1个DDR2的存储空间，去访问该请求信息中的源转发器所对应DDR2的存储空间；

步骤5、FPGA提取DDR2中同一个存储空间的所有拓扑信息，并将这些拓扑信息中的权值加上由请求信息中的源转发器到当前DDR2的存储空间所对应的源转发器的权值，得到由请求信息中的源转发器到当前DDR2的存储空间中所有拓扑信息中的目的转发器的权值，找出更新后的最短路径；

步骤6、FPGA判断步骤5所找出的最短路径的目的转发器是否为请求信息中的目的转发器；若是则进入步骤7；否则将找出的最短路径中的目的转发器作为新的源转发器，并根据新的源转发器得到存储器地址，每个源转发器对应1个DDR2的存储空间，去访问该存储器地址所对应的DDR2的存储空间，并转至步骤5；

步骤7、FPGA生成最短路径的路径信息，并发送至各SDN控制器。

上述方法中，所述拓扑信息包括源转发器、源端口号、目的转发器、目的端口号以及该链路的性能权值。

上述方法中，所述请求信息包括源转发器、源端口号、目标转发器和目标端口号。

上述步骤5中，对链路的性能权值采用Dijkstra算法去找出上述各路径中的最短路径。

上述方法中，存储器地址由高位地址和低位地址组成，高位地址为源转发器的ID，低位地址为根据存储空间中已经存储的拓扑信息数动态变化。

上述方法中，DDR2的存储空间由具有相同存储器地址中的高位地址的所有存储器地址对应的DDR2的存储单元组成。