[发明专利]存储装置及方法、数据处理装置及方法、电子装置

说明书

本公开提供了一种存储装置及方法、数据处理装置及方法、电子装置，包括非易失性内存和内存控制单元。

技术领域

本公开属于数据处理技术领域，更具体地涉及存储装置及方法、数据处理装置及方法、电子装置。

背景技术

神经网络(neural network)已经获得了非常成功的应用。但是神经网络的大规模参数成为神经网络应用的一个巨大挑战。一方面，大规模的权值对存储容量提出了很高的要求，另一方面，大规模权值会导致巨大的访存能耗。

用传统的DRAM(Dynamic Random Access Memory)存储神经网络权值已经无法满足神经网络应用的需求，一方面，DRAM存储容量有限，需要不断在外存与DRAM之间传输数据，从而导致访存延迟增大，片外访存能耗增加，性能下降；另一方面，DRAM访存能耗大，大规模权值会带来密集的访存操作，从而导致巨大的访存能耗。因此，如何存储神经网络的参数成为一个亟待解决的问题。

公开内容

(一)要解决的技术问题

有鉴于此，本公开提供了存储装置及方法、数据处理装置及方法、电子装置，以期解决上述问题。

(二)技术方案

一种存储装置，包括：非易失性内存，包括至少两个存储空间，不同存储空间用于存储不同类型的数据；内存控制单元，用于控制非易失性内存的读写。

在本公开一些示例性实施例中，所述内存控制单元包括与存储空间相同数量的子控制单元，每一子控制单元对应控制一个存储空间的读写。

在本公开一些示例性实施例中，根据数据的读写特点划分所述不同类型的数据。

在本公开一些示例性实施例中，所述不同类型的数据包括：第一类数据，被读取的次数多于被写入的次数；第二类数据，被读取的次数约等于被写入的次数；第三类数据，被读取的次数少于被写入的次数。

在本公开一些示例性实施例中，所述非易失性内存包括：第一存储空间，用于存储第一类数据；第二存储空间，用于存储第二类数据；第三存储空间，用于存储第三类数据。

在本公开一些示例性实施例中，所述内存控制单元包括：第一子控制单元，用于控制第一存储空间的读写；第二子控制单元，用于控制第二存储空间的读写；第三子控制单元，用于控制第三存储空间的读写。

在本公开一些示例性实施例中，所述第一子控制单元用于在读取第一存储空间中的第一类数据时，调高时钟的频率，加速第一类数据读取速度；所述第二子控制单元用于在第二类数据被写入第二存储空间时，调高时钟的频率，加速第二类数据写入速度；所述第三子控制单元用于在第三类数据被写入第三存储空间时，将时钟频率调到最高频率，在读取第三存储空间中的第三类数据时，将时钟频率调到最低工作频率。

在本公开一些示例性实施例中，非易失性内存包括ReRAM、STT-RAM或PCM。

一种数据处理装置，包括运算装置和上述的存储装置；所述非易失性内存用于接收指令序列和运算参数，并将指令序列和运算参数存储于不同的存储空间中；所述运算装置用于从所述非易失性内存读取指令序列和运算参数并进行运算。

在本公开一些示例性实施例中，所述非易失性内存的第二存储空间用于存储指令序列。

在本公开一些示例性实施例中，所述运算装置为神经网络处理器。

在本公开一些示例性实施例中，所述指令序列包括神经网络专用指令，所述神经网络专用指令包括控制指令、数据传输指令、运算指令和逻辑指令。