[发明专利]只读存储器

说明书

本发明公开了一种只读存储器，其结构包含多条往第一方向延伸的位线、多条与该位线平行的来源线、以及多条往与第一方向垂直的第二方向延伸的字符线，其中每两个存储器单元共用一个主动区域并经由一共同的来源线接触结构电耦接至其中一来源线。

技术领域

本发明涉及一种只读存储器(read only memory,ROM)，更特定言之，其只读存储器中每两个存储器单元共用一条共同的来源线以及一主动区域。

背景技术

只读存储器(read only memory,ROM)是一种能永久保存内容与数据的存储器，其一般采用多个位1的存储器单元与多个位0的存储器单元的设计，其中位1的存储器单元设定成用来存储位为1的数据，而位0的存储器单元设定成用来存储位为0的数据。如要读取一个只读存储器中的存储器单元，存储器单元必须被施加电压。如果该存储器单元是一个位1存储器单元，该存储器单元会产生第一回应信号。如果该存储器单元是一个位0存储器单元，该存储器单元会产生与该第一回应信号不同的第二回应信号。如此，根据对于所施加电压的回应，该存储器单元可被判别为是位1存储器单元还是位0存储器单元，并依此达到存储0或1数据的诉求。

随着电子装置的总线宽度与速度的提升，用以驱动这些总线的元件必须要能容受电力端(V_DD)与接地端(V_SS)连结之间更大的电流突波。这些电流突波会流经元件的电源连接处，造成元件电压在通电与接地态的参考水平之间震荡，这样的现象在业界通称为接地反弹(ground bounce)、接电反弹(V_DD bounce)或是同时切换噪声(simultaneousswitching noise,SSN)。这样的反弹噪声现象会绕乱电路造成其无法正常运作。

接地反弹可能发生在高速的逻辑集成电路中多个输出端同时改变其状态的时候，其可能产生几种不预期的影响，不论是对于切换元件的输出端或是进行接收的逻辑元件。输出端一般是要提供逻辑的“1”或“0”数据。因为元件的逻辑态一般是经由比对切换元件的内部接地信号与接收到的信号来得出，故接地反弹效应会影响该切换元件的输出是否被正确地被逻辑元件所接收。信号或接地端的噪声都会改变接收逻辑端对于逻辑态的读取，如果其接地反弹幅度超出瞬时噪声的容限值，就会造成系统的错误运作。例如，接地反弹效应会影响到只读存储器中对于位0数据的读取运作。

再者，传统ROM装置还有位线与位线之间易产生串扰的缺点，这也会对电路的运作造成不好的影响。对此，一般多需要设置额外的电路来补偿串扰，其无疑增加了布局所需的面积与功耗，并拖慢电路运作的速度。

发明内容

为了克服前述只读存储器(ROM)中会发生的接地反弹问题等，本发明提出了一种新颖的只读存储器电路设计，其结构中每两个存储器单元会共用一个共同的来源线。当一条字符线开路导通时，该来源线仅会预留给一个存储器单元，固可有效地避免电流突波的情形发生。此外，其来源线也可在邻近的位线之间提供良好的接地屏蔽功效。

本发明的其一发明面向即在于提出一种只读存储器，根据本发明优选实施例，其结构包含多条往第一方向延伸的位线、多条与位线平行的来源线、以及多条往与第一方向垂直的第二方向延伸的字符线，其中每两个存储器单元会共用一个主动区域并经由一共同来源线接触结构电耦接至其中一来源线。

本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后必然可变得更为明了显见。

附图说明

本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：

图1为本发明实施例一只读存储器(ROM)的电路示意图；以及

图2为本发明实施例图1中所示只读存储器的布局图。