[发明专利]半导体装置及其制造方法

说明书

本发明的实施方式提供一种能够使针对成膜时可能产生的缺陷的对策得以优化的半导体装置及其制造方法。根据实施方式，半导体装置具备：积层体，由绝缘层与导电层交替地积层而成；阻挡绝缘膜，设置在绝缘层表面及导电层表面；电荷蓄积膜，设置在阻挡绝缘膜表面；隧道绝缘膜，具有设置在电荷蓄积膜表面的第1绝缘膜、设置在第1绝缘膜表面的第2绝缘膜、及设置在第2绝缘膜表面的第3绝缘膜；以及通道膜，设置在第3绝缘膜表面。至少在第1绝缘膜或第3绝缘膜中包含缺陷终止元素，且第1绝缘膜、第2绝缘膜及第3绝缘膜的缺陷终止元素含有浓度各不相同。

[相关申请]

本申请享有以日本专利申请2017-51693号(申请日：2017年3月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术

在半导体装置中，三维半导体存储器的开发正在推进。三维半导体存储器具有绝缘层与导电层交替地积层而成的积层体。在该积层体内设置着存储单元。存储单元由阻挡绝缘膜、电荷蓄积膜及隧道绝缘膜等单元绝缘膜、以及通道膜、芯形成。

所述单元绝缘膜中有时含有缺陷终止元素，以应对存在于膜中的缺陷或形成异质膜的界面时产生的缺陷。但是，如果只是使单元绝缘膜均匀地含有缺陷终止元素，那么针对所述缺陷的对策有可能并不充分。

发明内容

本发明的实施方式提供一种能够使针对成膜时可能产生的缺陷的对策得以优化的半导体装置及其制造方法。

一实施方式的半导体装置具备：积层体，由绝缘层与导电层交替地积层而成；阻挡绝缘膜，设置在绝缘层表面及导电层表面；电荷蓄积膜，设置在阻挡绝缘膜表面；隧道绝缘膜，具有设置在电荷蓄积膜表面的第1绝缘膜、设置在第1绝缘膜表面的第2绝缘膜、及设置在第2绝缘膜表面的第3绝缘膜；以及通道膜，设置在第3绝缘膜表面。至少在第1绝缘膜或第3绝缘膜中包含缺陷终止元素，且第1绝缘膜、第2绝缘膜及第3绝缘膜的缺陷终止元素含有浓度各不相同。

附图说明

图1是第1实施方式的半导体装置的主要部分的剖视图。

图2是将隧道绝缘膜放大的剖视图。

图3是表示形成积层体的步骤的剖视图。

图4是表示形成存储孔的步骤的剖视图。

图5是表示形成阻挡绝缘膜及电荷蓄积膜的步骤的剖视图。

图6是表示形成隧道绝缘膜的步骤的剖视图。

图7是表示形成通道膜及芯膜的步骤的剖视图。

图8是表示第2实施方式的半导体装置的制造步骤的一部分的剖视图。

图9是表示第3实施方式的半导体装置的制造步骤的一部分的剖视图。

图10是第4实施方式的半导体装置的主要部分的剖视图。

图11是表示第4实施方式的半导体装置的制造步骤的一部分的剖视图。

图12是表示继图11所示制造步骤后的步骤的剖视图。

图13是表示继图12所示制造步骤后的步骤的剖视图。

图14是表示第5实施方式的半导体装置的制造步骤的一部分的剖视图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。本实施方式不对本发明进行限定。

(第1实施方式)