[发明专利]一种超结功率器件

说明书

本发明涉及功率半导体器件技术领域，具体涉及到一种超结功率器件。本发明提供的一种超结功率器件，其第一导电类型半导体漂移区中的第二导电类型半导体柱具有两种或两种以上的不同宽度(a1、a2……、an；n≥2)，且相邻两个所述第二导电类型半导体柱之间的间距有两种或两种以上的不同宽度(b1、b2……、bm；m≥2)，由于不同宽度和间距的超结柱耗尽所对应的漏源电压点不同，因而增加了米勒电容Cgd和漏源电容Cds骤降的源漏电压跨度，缓解了Cgd和Coss的骤降现象，减小电流电压的震荡。

技术领域

本发明涉及功率半导体器件技术领域，具体涉及到一种超结功率器件。

背景技术

电容特性对于功率DMOS器件的开启和关断过程至关重要，会影响到器件的开关速度以及EMI(Electromagnetic Interference)特性。超结VDMOS由于与常规VDMOS的漂移区结构的不同，其电容特性也存在差异：超结VDMOS的输出电容(Coss)和米勒电容(Cgd)曲线随着漏源电压的增加会呈现高度的非线性关系。因为单元密度较高，超结VDMOS的Coss初始值较高，且Coss和Cgd会在特定的漏源电压附近出现陡降，如图1所示，其原因是在该电压下N柱被完全耗尽，等效为Coss和Cgd的面积减小。当超结VDMOS应用到PFC或DC/DC转换器时，电容的陡降现象可能造成电压和电流振荡，产生EMI噪声。

专利CN 104952928提供的一种栅漏电容缓变的超结功率器件，其特点是体区具有两种或两种以上不相等的宽度，相邻的体区之间具有两种或两种以上的不相等间距，将超结功率器件在开启或关断时的栅漏电容突变分摊到多个电压节点，从而降低由栅漏电容突变引起的电磁干扰。但是，超结器件Cgd陡降主要是由于PN柱的相互耗尽造成，而非相邻体区之间的JFET区耗尽造成，因此该方案仅仅改变体区的间距，并不能很好地起到使Cgd缓变的效果。

发明内容

本发明针对上述问题，提供一种超结功率VDMOS器件，在不影响器件耐压的前提下，改善超结VDMOS的Cgd和Coss随漏源电压增加的陡降问题，改善器件的电容特性。

本发明所采用的技术方案：一种超结功率器件，从下至上依次层叠设置金属化漏极1、第一导电类型半导体衬底2、第一导电类型轻掺杂外延层3和金属化源极10；所述第一导电类型轻掺杂外延层3中具有第二导电类型半导体柱4；所述第二导电类型半导体柱4的顶部具有第二导电类型半导体体区5；所述第二导电类型半导体体区5中具有第一导电类型半导体源区6和第二导电类型半导体重掺杂接触区11，所述第一导电类型半导体6与相邻的第一导电类型轻掺杂外延层3之间的第二导电类型半导体体区5为沟道区；栅氧层7覆盖在所述沟道区和第一导电类型轻掺杂外延层3上；多晶硅栅8覆盖在所述栅氧层7上，介质层9包围所述多晶硅栅8和栅氧层7，实现所述多晶硅栅8和金属化源极10的电气隔离。所述第二导电类型半导体重掺杂接触区11的上表面和第一导电类型半导体源区6的部分上表面与金属化源极10直接接触。其特征在于，所述第二导电类型半导体柱4有两种或两种以上的不同宽度(a1、a2……、an；n≥2)，且相邻两个所述第二导电类型半导体柱4之间的间距有两种或两种以上的不同宽度(b1、b2……、bm；m≥2)，且所述第二导电类型半导体柱4与其临近的第一导电类型轻掺杂区域满足电荷平衡。

本发明的有益效果为：超结VDMOS在特定得漏源电压附近，Coss和Cgd会迅速下降，可能造成电压和电流振荡。该振荡可能造成栅源极击穿、不良EMI、较大开关损耗、栅极控制失效，甚至可能造成器件故障。通过改变超结柱的宽度和间距，使超结柱耗尽对Cgd的屏蔽电压点分散，可以缓解Coss和Cgd的突变，减小电流电压的震荡。

附图说明

图1是普通超结VDMOS的电容Cgd随Vds的变化曲线示意图；

图2是实施例1的超结功率器件的结构示意图；

图3是实施例2的超结功率器件的结构示意图；