[发明专利]具有含有电阻器阵列的子DAC的数/模转换器（DAC）

说明书

一种数/模转换器(DAC)包括：第一子DAC，所述第一子DAC被配置成转换数字输入数据的最高有效位(MSB)，所述第一子DAC包括第一电阻器阵列；第二子DAC，所述第二子DAC被配置成转换所述数字输入数据的至少一些最低有效位(LSB)，所述第二子DAC包括第二电阻器阵列；以及第一缩放电阻器，所述第一缩放电阻器连接于所述第一子DAC与所述第二子DAC之间，其中所述第一缩放电阻器具有基于所述第二子DAC中的电阻器的数目的电阻值。

技术领域

本公开大体上涉及数/模转换器(DAC)，且更具体地说，涉及具有子DAC的DAC，每一子DAC具有电阻器阵列。

背景技术

为了实现单调DAC，可使用不同类型的DAC，例如电流导引型DAC或电阻性DAC。然而，电流导引型DAC需要大量电流，所述大量电流通常超越可允许的总电流消耗。目前使用的一种类型的电阻性DAC是R-2R架构，其需要的电流比电流导引型DAC少，且还可实现高速。然而，典型的R-2R DAC中所使用的每一级二进制换算会引入较大误差，所述误差将实际应用限于仅8到10位的精度。但是，DAC的许多应用需要更高的精度，例如12位或更多。因此，需要允许更大精度的改善型DAC。

发明内容

以下是本发明的各种实施例。

一个实施例包括一种数/模转换器(DAC)，其包括：第一子DAC，所述第一子DAC被配置成转换数字输入数据的最高有效位(MSB)，所述第一子DAC包括第一电阻器阵列；第二子DAC，所述第二子DAC被配置成转换所述数字输入数据的至少一些最低有效位(LSB)，所述第二子DAC包括第二电阻器阵列；第一缩放电阻器，所述第一缩放电阻器连接于所述第一子DAC与所述第二子DAC之间，其中所述第一缩放电阻器具有基于所述第二子DAC中的电阻器的数目的电阻值。在此实施例的一方面中，所述DAC另外包括：第三子DAC，所述第三子DAC被配置成转换未被所述第二子DAC转换的其它LSB位；第二缩放电阻器，所述第二缩放电阻器串联连接于所述第二子DAC与所述第三子DAC之间，其中所述第二缩放电阻器具有基于所述第三子DAC中的电阻器的数目的电阻值。在另一方面中，所述第二子DAC和所述第三子DAC中的一个子DAC另外包括端接电阻器。在另一方面中，所述第一和第二电阻器阵列中的每一电阻器包括第一端和第二端，所述第一端连接到输出电压线，所述第二端连接到第一开关的第一端和第二开关的第一端。在又另一个方面中，所述第一开关的第二端可连接到低参考电压，且所述第二开关的第二端可连接到高参考电压。在此实施例的另一方面中，所述DAC另外包括温度计解码器，所述温度计解码器被配置成接收呈二进制格式的所述数字输入数据并提供向量位，其中设置成1的向量位的数目等于在位0处起始的所述数字输入数据。在另一方面中，所述第一电阻器阵列和所述第二电阻器阵列中的每一电阻器对应于所述向量位中的一个。在另一方面中，所述DAC另外包括端接电阻器，所述端接电阻器耦合于所述第二子DAC中的所述电阻器阵列与地之间，其中所述第一缩放电阻器的所述电阻值基于所述端电阻器以及所述第二子DAC中的电阻器的所述数目。在另一方面中，所述第一缩放电阻器的值与所述第二子DAC中的所述电阻器阵列中的电阻器的所述数目加上代表所述端接电阻器的一减去数字一成正比，且与所述第二子DAC中的所述电阻器阵列中的电阻器的所述数目加上代表所述端接电阻器的一成反比。在另一方面中，所述第一缩放电阻器包括电阻器群组，所述电阻器群组以串联和并联组合配置以实现所述缩放电阻器的所述电阻值。在另一方面中，第一开关和第二开关的位置由对应于所述第一电阻器阵列和所述第二电阻器阵列中的每一电阻器的向量位的值控制。