[发明专利]封装结构及其制法

说明书

一种封装结构及其制法，通过设置多个电子元件与一支撑组件于承载件上，且该支撑组件位于该电子元件的周围而未延伸至各该电子元件之间，接着形成封装层于该承载件上以包覆该电子元件与支撑组件，之后移除该承载件，以通过该支撑组件抑制该封装层的翘曲。

技术领域

本发明有关一种半导体封装技术，尤指一种封装结构及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(Wafer LevelPackaging,WLP)的技术。

如图1A至图1D，其为现有晶圆级半导体封装件1的制法的剖面示意图。

如图1A所示，提供一具有热化离型胶层(thermal release tape)11的承载件10。

接着，置放多个半导体元件12于该热化离型胶层11上，且该些半导体元件12具有相对的主动面12a与非主动面12b，其中，该主动面12a具有多个电极垫120，并以该主动面12a黏着于该热化离型胶层11上。

如图1B所示，以压合(lamination)方式形成一封装胶体13于该热化离型胶层11上，以包覆该半导体元件12。

如图1C所示，进行烘烤制程以硬化该封装胶体13，且同时该热化离型胶层11因受热后会失去黏性，再一并移除该热化离型胶层11与该承载件10，以外露该半导体元件12的主动面12a。

如图1D所示，进行线路重布层(Redistribution layer，简称RDL)制程，形成一线路部14于该封装胶体13与该半导体元件12的主动面12a上，令该线路部14电性连接该半导体元件12的电极垫120。

接着，形成一绝缘保护层15于该线路部14上，且该绝缘保护层15外露该线路部14的部分表面，以供结合如焊锡凸块的导电元件16。

惟，现有半导体封装件1的制法中，由于该半导体元件12与该封装胶体13热膨胀系数(Coefficient of thermal expansion，简称CTE)不匹配(mismatch)，因而容易发生热应力不均匀的情况，致使热循环(thermal cycle)时，造成该封装胶体13翘曲(warpage)，如图1D’所示，致使该线路部14与该半导体元件12的电极垫120间的对位产生偏移。故而，当该承载件10的尺寸越大时，各该半导体元件12间的位置公差也随之加大，而当翘曲过大时，将使该线路部14无法与该电极垫120连接，也就是对该线路部14与该半导体元件12间的电性连接造成极大影响，因而造成良率过低及产品可靠度不佳等问题。

此外，当该封装胶体13发生过大的翘曲时，会造成机台运作(Handling)与产量(Yield)的问题，例如，无法将模压好的结构(如图1C或图1D所示的结构)放入机台的入口，因而无法进行后续制程。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种封装结构及其制法，可抑制该封装层的翘曲。

本发明的封装结构，其包括：封装层；一电子元件群组，其包含有多个电子元件且嵌埋于该封装层中；以及支撑组件，其嵌埋于该封装层中并环绕该电子元件群组周围且未延伸至各该电子元件之间。

本发明还提供一种封装结构的制法，包括：设置一电子元件群组于承载件上，且于该承载件上形成环绕该电子元件群组周围的支撑组件，其中，该电子元件群组包含多个电子元件，且该支撑组件并未延伸至各该电子元件之间；形成封装层于该承载件上以包覆该支撑组件与该电子元件群组；以及移除该承载件，以外露该支撑组件与该电子元件群组。