[发明专利]阵列基板及其制备方法、显示装置有效
| 申请号： | 201710674709.3 | 申请日： | 2017-08-09 |
| 公开（公告）号： | CN107403758B | 公开（公告）日： | 2022-09-23 |
| 发明（设计）人： | 刘清召;王久石;路达 | 申请（专利权）人： | 京东方科技集团股份有限公司 |
| 主分类号： | H01L21/84 | 分类号： | H01L21/84;H01L21/28;H01L27/12;H01L29/423 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 张京波;曲鹏 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 阵列 及其 制备 方法 显示装置 | ||
1.一种阵列基板的制备方法，其特征在于，包括：
在基底上形成NMOS有源层和PMOS有源层；
在形成有所述NMOS有源层和PMOS有源层的基底上依次形成栅绝缘层和栅金属层，在栅金属层上形成NMOS图形化光刻胶和PMOS图形化光刻胶，NMOS图形化光刻胶在基底上的正投影与NMOS有源层在基底上的正投影完全重叠，PMOS图形化光刻胶在基底上正投影覆盖PMOS有源层在基底上的正投影；
依次采用湿法刻蚀和干法刻蚀形成NMOS栅极过渡图案和PMOS栅金属层图案，包括：采用湿法刻蚀对栅金属层进行刻蚀，去除栅金属层厚度的80％-90％；采用干法刻蚀继续刻蚀栅金属层，形成NMOS栅极过渡图案和PMOS栅金属层图案；
形成NMOS有源层的重掺杂区；
采用湿法刻蚀继续对NMOS栅极过渡图案进行刻蚀，暴露出轻掺杂区，且NMOS栅极过渡图案刻蚀后的宽度小于光刻胶的宽度；
对光刻胶进行干法刻蚀处理，形成NMOS栅极，NMOS栅极与光刻胶接触面的宽度相等；
形成NMOS有源层的轻掺杂区；
涂覆一层光刻胶，形成NMOS图形化光刻胶和PMOS图形化光刻胶，NMOS图形化光刻胶在基底上正投影覆盖NMOS有源层在基底上的正投影；
对PMOS栅金属层图案进行刻蚀，形成PMOS栅极；
形成PMOS有源层的源漏掺杂区。
2.一种阵列基板，其特征在于，采用如权利要求1所述的阵列基板的制备方法制备。
3.一种显示装置，其特征在于，包括如权利要求2所述的阵列基板。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司，未经京东方科技集团股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710674709.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
