[发明专利]一种在并行信号线上实现信号传输等时长的方法

说明书

本发明提供了一种在并行信号线上实现信号传输等时长的方法，应用于连接有存储器的印制电路中，其中，包括以下步骤：将一已知长度的并行信号线定义为标准并行信号线，并对标准并行信号线进行测试以获取一电信号于标准并行信号线中的传输速度；测试第一并行信号线中的电信号经过过孔区的一延迟时间以及经过非过孔区的一第一传输时间；将延迟时间以及第一时间定义为一基准时间；根据第一基准时间以及电信号的传输速度获取第二并行信号线的长度。其技术方案的有益效果在于，克服了现有技术中将经过过孔和不经过过孔的并行信号线设置为等长度，存在的信号传输延迟的缺陷。

技术领域

本发明涉及印制电路板布线领域，尤其涉及一种在并行信号线上实现信号传输等时长的方法。

背景技术

随着存储器的普及，其中存储器中包括的DDR(Synchronous Dynamic RandomAccess Memory，同步动态随机存取存储器)存储器，其信号传输速度一般达到1600MHZ-2600MHZ，存储器与印制电路板之间并行信号线的走线长度，走线换层存在延时不一致时会出现信号实际到达接收端的时间点不一致，进而导致数据的采样出错更有甚者使存储器存储出错或者设备死机，现有技术中为了解决上述问题，采用将并行信号线设置为等长，随着现有芯片封装越来越小，并行信号线在布线上并不能保证在印制电路板的同一层上，往往会需要换层，即通过印制电路上设置的过孔实现并行信号线的穿层连接，并行信号线在经过过孔时会存在信号延迟，但是现有往往会忽略这点仅仅将并行信号线实现等长处理。

发明内容

针对现有技术中存储器在印制电路板上的布线存在的上述问题，现提供一种旨在对经过过孔的并行信号线考虑延时时间，进而实现对经过过孔的并行信号线以及不经过过孔的并行信号线设计为信号等时长传输的方法。

具体技术方案如下：

一种在并行信号线上实现信号传输等时长的方法，应用于连接有存储器的印制电路中，所述存储器通过信号线与所述印制电路板连接，将经过所述印制电路板过孔的所述并行信号线定义为第一并行信号线，将不经过所述印制电路板过孔的所述并行信号线定义为第二并行信号线；其中，包括以下步骤：

步骤S1、将一已知长度的所述并行信号线定义为标准并行信号线，并对所述标准并行信号线进行测试以获取一电信号于所述标准并行信号线中的传输速度；

步骤S2、测试所述第一并行信号线中的所述电信号经过过孔区的一延迟时间以及经过非过孔区的一第一传输时间；

步骤S3、将所述延迟时间以及所述第一时间定义为一基准时间；

步骤S4、根据所述第一基准时间以及所述电信号的所述传输速度获取所述第二并行信号线的长度。

优选的，在所述步骤S1中，获取所述传输速度的方法包括：

步骤A1，提供一测试仪测试所述电信号从所述标准并行信号线的发送端到所述标准并行信号线的接收端传输所需的第二传输时间；

步骤A2，根据所述标准并行信号线的长度以及所述第二传输时间获取所述标准并行信号线上所述电信号的所述传输速度。

优选的，所述步骤S2中通过测试仪获取所述延迟时间的方法包括：

步骤B1、测试所述电信号在所述过孔区出现的阻抗突变点，并记录出现所述阻抗突变点时的第一时间点；

步骤B2、测试所述电信号经过所述过孔区后出现的阻抗恢复点，并记录出现所述阻抗恢复点时的第二时间点；

步骤B3、获取所述第二时间点与所述第一时间点的差值，所述差值用以表示所述延迟时间。

优选的，所述过孔的深度等于所述印制电路板的厚度。

优选的，所述电信号经过所述过孔区的速度根据所述印制电路板的厚度以及所述延迟时间获得。