[发明专利]混合时钟数据恢复电路和接收器

说明书

提供一种混合时钟数据恢复电路和接收器。一种混合时钟数据恢复电路包括：线性相位检测器，被配置为：通过响应于时钟信号对输入数据信号进行采样来产生恢复数据信号，并产生具有与输入数据信号和时钟信号之间的相位差成线性比例的脉冲宽度差的上升信号和下降信号；仲裁器被配置为基于上升信号和下降信号来产生表示输入数据信号的相位超前时钟信号的相位的bang‑bang上升信号和表示时钟信号的相位超前输入数据信号的相位的bang‑bang下降信号；数字环路滤波器被配置为基于bang‑bang上升信号和bang‑bang下降信号来产生数字控制码；数字控制振荡器被配置为：响应于数字控制码来产生时钟信号的振荡频率，并响应于上升信号和下降信号来调节时钟信号的振荡频率。

本申请要求于2016年11月28日提交到韩国知识产权局(KIPO)的第10-2016-0159203号韩国专利申请的优先权的权益，该韩国专利申请的全部内容通过引用包含于此。

技术领域

本发明构思的示例实施例涉及半导体装置，更具体地说，涉及混合时钟数据恢复电路和包括混合时钟数据恢复电路的接收器。

背景技术

在传统的接收器中，可高速地接收输入数据信号。包括bang-bang相位检测器的bang-bang型模拟时钟数据恢复(CDR)装置已用于高速数据处理。然而，由于模拟CDR具有包括大尺寸电容器的模拟环路滤波器，所以模拟CDR具有大的电路尺寸。在使用上，已经看到包括数字环路滤波器的数字CDR超过模拟CDR。数字CDR与模拟CDR相比具有更低的电路复杂性和更小的电路尺寸。然而，数字CDR不具有线性操作。因此，数字CDR的非线性可不利地影响混合时钟数据恢复电路的抖动性能或抖动耐受性。

发明内容

本发明构思的一些示例实施例提供一种混合时钟数据恢复电路，该混合时钟数据恢复电路通过具有基本上线性的操作以及相对低的电路复杂性和相对小的电路尺寸而具有增强的抖动性能或抖动耐受性。

本发明构思的一些示例实施例提供一种包括通过具有基本线性的操作以及相对低的电路复杂性和相对小的电路尺寸而具有增强的抖动性能或抖动耐受性的混合时钟数据恢复电路的接收器。

根据本发明构思的示例实施例，一种混合时钟数据恢复电路包括：线性相位检测器，被配置为：通过响应于时钟信号对输入数据信号进行采样来产生恢复数据信号，并产生具有与输入数据信号和时钟信号之间的相位差成线性比例的脉冲宽度差的上升信号和下降信号；仲裁器，接收由线性相位检测器产生的上升信号和下降信号，并且作为响应仲裁器被配置为基于上升信号和下降信号来产生bang-bang上升信号和bang-bang下降信号，其中，bang-bang上升信号表示输入数据信号的相位超前时钟信号的相位，bang-bang下降信号表示时钟信号的相位超前输入数据信号的相位；数字环路滤波器被配置为基于bang-bang上升信号和bang-bang下降信号来产生数字控制码；以及数字控制振荡器，被配置为：响应于数字控制码来确定时钟信号的频率(即，设置振荡频率)，并响应于上升信号和下降信号来调节时钟信号的确定的频率。

根据本发明构思的示例实施例，一种接收器包括：混合时钟数据恢复电路，被配置为基于通过通信通道接收的输入数据信号来产生时钟信号和恢复数据信号。混合时钟数据恢复电路包括：线性相位检测器，被配置为：通过响应于时钟信号对输入数据信号进行采样来产生恢复数据信号，产生具有与输入数据信号和时钟信号之间的相位差成线性比例的脉冲宽度差的上升信号和下降信号；仲裁器，被配置为基于上升信号和下降信号来产生bang-bang上升信号和bang-bang下降信号，其中，bang-bang上升信号表示输入数据信号的相位超前时钟信号的相位，bang-bang下降信号表示时钟信号的相位超前输入数据信号的相位；数字环路滤波器，被配置为基于从仲裁器接收的bang-bang上升信号和bang-bang下降信号来产生数字控制码；以及数字控制振荡器，被配置为：响应于数字控制码来设置时钟信号的频率，响应于上升信号和下降信号来调节时钟信号的频率。