[发明专利]一种混合模型信号完整性仿真方法

说明书

本申请公开了一种混合模型信号完整性仿真方法，包括：建立具有前端芯片模型、中间链路模型和端接阻抗模型瞬态仿真链路；前端芯片模型为Spice模型；在前端芯片的预留端口加入理想阶跃信号，提取达到稳态的阶跃响应数据；将阶跃响应数据导入到通道仿真链路的输入端；通道仿真链路包括后端芯片模型；后端芯片模型为IBIS模型；输入随机码信号至通道仿真链路的输入端，读取后端芯片输出端信号并形成眼图。如此，可以将代表前端芯片特性的Spice模型和代表后端芯片特性的IBIS模型连接起来，使得仿真测试结果包含前端芯片、中间链路、和后端芯片的特性，实现预设芯片的通道仿真。

技术领域

本申请涉及芯片仿真测试技术领域，尤其涉及一种混合模型信号完整性仿真方法。

背景技术

数字系统设计过程中，需要采用仿真测试的方法评估不同厂商芯片组成的链路。为实现仿真测试，各个芯片供应商均会提供自己的芯片模型，信号完整性工程师利用芯片模型搭建测试链路，以实现链路评估。目前，厂商提供的芯片模型有多种，比如Spice模型和IBIS AMI模型，但是因为Spice模型和IBIS模型设计原理的不同，模拟前端芯片的Spice模型不能与模拟后端芯片的IBIS模型实现通道仿真。

为了解决Spice模型不能作为发射端芯片模型与作为中继芯片的IBIS模型实现通道仿真的问题，现有技术中采用通用模型近似替代Spice模型，通过一些参数设置使通用模型和Spice模型特性相近，以完成信号仿真。

但是，采用通用模型近似仿真不能保证仿真的准确度，特别是在链路信号质量裕量较小的情况下，仿真测试并不能代表实际链路特性。此外，因为有些厂家提供的Spice模型比较特殊，很难用通用的模型区近似，也就导致无法进行有源仿真，只能依靠经验进行风险评估。

发明内容

本申请提供了混合模型信号完整性仿真方法，以解决前置采用通用模型代替Spice模型作为前端芯片模型和IBIS模型组成链路实现链路信号完整性仿真，仿真结果与实际芯片组成链路的信号完整性差别很大的问题。

本发明实施例提供一种混合模型信号完整性仿真方法，包括以下步骤

建立瞬态仿真链路；所述瞬态仿真链路包括前端芯片模型，位于前端芯片模型输出端的中间链路模型，设置在中间链路模型末端的端接阻抗模型；所述前端芯片模型为Spice模型；

在前端芯片的预留端口加入理想阶跃信号，在中间链路模型的末端提取达到稳态的阶跃响应数据；

将阶跃响应数据导入到通道仿真链路的输入端；所述通道仿真链路包括后端芯片模型；所述后端芯片模型均为IBIS模型；

输入随机码信号至通道仿真链路的输入端，读取后端芯片输出端信号并形成眼图。

可选的，所述中间链路模型为S参数的模型。

可选的，所述中间链路模型为长度为5inch长的走线模型。

可选的，还包括读取所述后置链路模型的输出端信号并生成眼图。

通过建立瞬态仿真链路，获取模拟前端芯片的Spice模型和中间链路模型特性的阶跃响应数据后，将阶跃响应数据导入到通道仿真链路中，就可使得通道仿真链路中的信号具有前端芯片和中间链路模型的特性，如此，可以将代表前端芯片特性的Spice模型和代表后端芯片特性的IBIS模型连接起来，使得仿真测试结果包含前端芯片、中间链路和后端芯片的特性，实现预设芯片的通道仿真。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的混合模型信号完整性仿真方法流程图。