[发明专利]电路迹线的封装在审

专利信息
申请号: 201710681901.5 申请日: 2017-08-10
公开(公告)号: CN109287072A 公开(公告)日: 2019-01-29
发明(设计)人: 迈克尔·J·伦恩;博·杰森 申请(专利权)人: 安伦股份有限公司
主分类号: H05K3/06 分类号: H05K3/06;H05K3/24
代理公司: 北京品源专利代理有限公司 11332 代理人: 王小衡;任庆威
地址: 美国*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 电路迹线 衬底 银层 印刷电路板 导体 负性光致抗蚀剂 保护迹线 侧表面 抗蚀剂 渗透性 受保护 铜迹线 浸镀 去除 优选 封装 应用 外部 制造
【权利要求书】:

1.一种免受氧化的印刷电路板,包括:

由电介质材料形成的衬底;

定位在所述衬底上并且形成电路迹线的导电材料层;以及

插入在所述电路迹线和所述电介质材料之间的贵金属层。

2.根据权利要求1所述的印刷电路板,其中,所述贵金属包括银。

3.根据权利要求2所述的印刷电路板,其中,所述导电材料是铜。

4.根据权利要求3所述的印刷电路板,还包括种子导体,所述种子导体被插入在所述贵金属层和所述导电材料之间。

5.根据权利要求4所述的印刷电路板,其中,所述贵金属层的厚度为大约12微英寸。

6.根据权利要求5所述的印刷电路板,其中,所述电介质材料是聚四氟乙烯。

7.根据权利要求6所述的印刷电路板,其中,所述印刷电路板具有至少200摄氏度的最大操作温度。

8.一种形成印刷电路板的方法,包括以下步骤:

提供电介质衬底;

将种子导体定位在所述衬底上;

应用被图案化有期望的电路迹线的阴像的抗蚀剂层;

在所述期望的电路迹线的所述阴像中放置第一贵金属层;

将导电材料层镀在所述第一贵金属层上以形成所述期望的电路迹线;

从所述衬底中去除所述抗蚀剂层;

从除了所述期望的电路迹线中的衬底之外的所述衬底中去除所述种子导体;以及

将第二贵金属层镀在所述导电材料层上。

9.根据权利要求8所述的方法,其中,所述贵金属包括银。

10.根据权利要求9所述的方法,其中,所述导电材料是铜。

11.根据权利要求10所述的方法,其中,所述第一贵金属层的厚度为大约12微英寸。

12.根据权利要求11所述的方法,其中,所述电介质材料是聚四氟乙烯。

13.根据权利要求12所述的方法,其中,所述印刷电路板具有至少200摄氏度的最大操作温度。

14.一种形成印刷电路板的方法,包括以下步骤:

提供电介质衬底;

将种子导体定位在所述衬底上;

在所述衬底上形成第一贵金属层;

将导电材料层镀在所述贵金属层上;

应用被图案化有期望的电路迹线的图像的抗蚀剂层;

从所述衬底中去除所述导电材料层、贵金属层以及所述种子导体以留下所述期望的电路迹线,之后去除所述抗蚀剂;以及

将第二贵金属层镀在所述导电材料层上。

15.根据权利要求14所述的方法,其中,所述贵金属包括银。

16.根据权利要求15所述的方法,所述导电材料是铜。

17.根据权利要求16所述的方法,其中,所述贵金属的所述层的厚度为大约12微英寸。

18.根据权利要求17所述的方法,其中,所述电介质材料是聚四氟乙烯。

19.根据权利要求18所述的方法,其中,所述印刷电路板具有至少200摄氏度的最大操作温度。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安伦股份有限公司,未经安伦股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710681901.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top