[发明专利]基于FPGA的LiFi信号解调方法及解调器

权利要求书

1.一种基于FPGA的LiFi信号解调方法，其特征在于，包括步骤：

接收发送端发送的信号，该信号中带有信道空闲标志信号flg_idll和一帧数据中的帧起始标志信号，且帧起始标志信号的高电平与空闲标志信号高电平连接在一起；当空闲标志信号产生单元提取出flg_idll＝‘1’时，表示信道空闲；当提取出flg_idll＝‘0’时，表示信道在传输数据；

在每位传输数据周期T0的3T0/8时刻对串行输入信号采样，以帧起始标志产生单元获得的帧起始标志信号flg_frm为一帧的开始，当flg_idll＝‘0’且Ts上升沿到后flg_frm＝‘1’，消耗掉一个Ts周期，然后采样信号产生单元中的采样计数器smp8cnt在flg_frm＝‘1’后开始计数，每当smp8cnt＝8时产生一个采样信号flg_smp＝‘1’，其他时间flg_smp＝‘0’，利用采样信号产生单元产生的采样标志信号flg_smp的上升沿对接收的信号进行采样，采样周期Ts＝T2/8＝T1/4；f0为基带频率，T0＝1/f0；其中，T0＝T2＝2T1，T1＝1/f1，f1为传输二进制数“1”时载波的频率，T2＝1/f2，f2为传输二进制数“0”时载波的频率；

0/1输出判决采样单元判断在3T0/8时刻采样信号的电平，如为低就判决为“1”，如为高就判决为“0”；

‘1’和‘0’均为二进制数，分别对应于高电平和低电平；以采样信号为驱动，利用一帧采样个数计数单元中的计数器b9cnt，每当采样一次，计数器b9cnt加1，计数器b9cnt最大值选取为9，采样数据接收寄存器fsk2也为9位，在输出时只输出低8位有效数据，接收到的0/1数据由输出缓存单元暂存后，以8位并行方式输出，在b9cnt＝9时对0/1输出判决采样单元中的数据接收寄存器fsk2清零。

2.一种基于FPGA的LiFi信号解调器，其特征在于，包括：

空闲标志信号产生单元，用于提取发送端发送信号中携带的信道空闲标志信号flg_idll；当flg_idll＝‘1’时，表示信道空闲；当flg_idll＝‘0’时，表示信道在传输数据；发送端发送信号中帧起始标志信号的高电平与空闲标志信号高电平连接在一起；

帧起始标志产生单元，用于提取一帧数据中的帧起始标志信号；当flg_frm＝‘1’时，表示一帧信号的接收开始，当flg_frm＝‘0’时，表示一帧信号的接收完成；

采样信号产生单元，用于在T0的3T0/8对输入信号采样，当flg_idll＝‘0’且Ts上升沿到后flg_frm＝‘1’，消耗掉一个Ts周期，然后采样信号产生单元中的采样计数器smp8cnt在flg_frm＝‘1’后开始计数，每当smp8cnt＝8时产生一个采样信号flg_smp＝‘1’，其他时间flg_smp＝‘0’，利用设置的采样标志信号flg_smp的上升沿对接收的信号进行采样，采样周期Ts＝T2/8＝T1/4；f0为基带频率，T0＝1/f0；其中，T0＝T2＝2T1，T1＝1/f1，f1为传输二进制数“1”时载波的频率，T2＝1/f2，f2为传输二进制数“0”时载波的频率；

0/1输出判决采样单元，用于判断在3T0/8时刻采样信号的电平，如为低就判决为“1”，如为高就判决为“0”；‘1’和‘0’均为二进制数；

一帧采样个数计数单元，用于计数一帧中所接收的数据个数，内中配置有计数器b9cnt，每采样一次，计数器b9cnt加1，计数器b9cnt最大值为9，采样数据接收寄存器fsk2也为9位，在输出时只输出低8位有效数据，在b9cnt＝9时对0/1输出判决采样单元中的数据接收寄存器清零；

输出缓存单元，用于存放接收到的一帧中的8位数据，并以8位并行的方式输出fsk2ro到外部设备。