[发明专利]超低残压低容瞬态电压抑制器及其制造方法

说明书

本发明公开了一种超低残压低容瞬态电压抑制器及其制造方法，首先通过各个器件之间的深槽隔离，以及衬底隔离来完全屏蔽各个器件之间所有可能的寄生管的触发和干扰；再次，把所有三个低容导向管和TVS通流管都按横向结构排列，又在各个器件底部通过高能注入防止穿通；第三，所有管子均以梳状结构来设计，最大程度地缩短各个管子之间的距离来降低串联电阻；最后，针对TVS通流管，利用PNPN晶闸管SCR的深回扫，或者NPN触发三极管浅回扫的特性，降低TVS通流管本身的残压，从而进一步降低整个低电容TVS的残压。

技术领域

本发明涉及半导体器件及其制造技术领域，具体地说，是一种超低残压低容瞬态电压抑制器及其制造方法。

背景技术

TVS管广泛应用于各种消费类、通信、安防等行业的电子产品之中，尤其目前的电子产品芯片集成度越来越高，主芯片临界尺寸越做越小甚至到达10纳米级别，自然而然主芯片的静电承受能力也越来越脆弱。与此同时，电子产品本身的功能越来越多，其版级电路使用的半导体元器件越来越多，布线也越来越复杂，更容易在使用过程中出现静电、浪涌等过压和过流的情况。此时高性能的TVS管越来越多的被使用和重视。

对于高速信号线，比如USB、HDMI、网口等的静电保护，需要用到低电容TVS管。一般为了确保不影响信号传输，该TVS管的总电容需要小于1pF，而USB3.0、USB3.1以及HDMI2.0的应用则要求不高于0.5pF。低电容TVS管，是通过一个低电容导向管(Steering diode)和普通TVS通流管串联，再和另一个低电容导向管并联来实现的，其总电容约为两个低电容导向管的电容之和。为了整合这三个管子到一颗芯片，同时又能避免各个管子之间的相互干扰，传统的低容TVS利用结隔离保护的低容导向管、垂直结构的TVS通流管，和共地衬底来实现。然而尽管这类做法能实现低电容，但各个管子自身的串联电阻较大，总体的残压较高。相比于电容这个基本参数，作为TVS唯一性能指标的残压(钳位电压)，直接决定了保护效果的优劣。随着被保护芯片方案的不断推陈出新，特别是诸如USB TYPE-C接口方案等的出现，残压差两伏即差一个档次，差五伏即差一代，传统实现方式的低容TVS的残压过高已经无法满足客户的要求。

传统方式实现的低容TVS管，如图1所示，现有技术制造出的低电容TVS的器件剖面图，为了屏蔽各个管子之间的干扰和寄生管触发，其正向低电容导向管区域19和负向低电容导向管区域20的两个低容导向管都分别通过外围PN结隔离环来实现与其他器件之间的隔离，不仅增大了版图面积而且也增大了管子之间的距离和串联电阻。另外其通流TVS管区域21的通流TVS管为最普通的齐纳二极管的垂直结构且电流纵向流经P型衬底11，同时也串联了衬底电阻，使得残压性能很一般。不仅如此，传统实现方式的低容TVS，由于各个器件之间并未完全隔离，在差模保护应用中经常出现I/O之间短路，也即无法用作双向保护。

发明内容

本发明的目的是针对现有技术中的不足，提供一种超低残压低容瞬态电压抑制器及其制造方法，利用深槽和衬底隔离结构，低电容导向管和通流SCR结构TVS管等各个元件全部横向紧凑排列，最大程度各个器件以及器件之间的串联电阻，最优化整个低容TVS的残压特性。

为实现上述目的，本发明采取的技术方案是：一种超低残压低容瞬态电压抑制器的制造方法，包括以下步骤：

S1 准备P型轻掺杂衬底，在P型轻掺杂衬底上生长一层N型外延，形成PN结衬底隔离；

S2 在N型外延上干法刻蚀深槽并填充SiO₂隔离，形成深槽隔离；

S3 在N型外延上使用光刻定义出低电容导向管区域，再做一步高能离子注入后进入炉管进行高温退火，形成低电容导向管的防穿通区域；

S4 在N型外延上分别使用光刻定义出通流晶匣管的P型基区窗口和N型基区窗口后，分别对通流晶匣管的P型基区窗口和N型基区窗口做一步高能离子注入，再做一步中束流离子注入，形成晶匣管的P型基区和晶匣管的N型基区；