[发明专利]一种利用MOSFET电流分割偏差的多端口PUF电路

说明书

本发明公开了一种利用MOSFET电流分割偏差的多端口PUF电路，包括基准源、行译码器、列译码器、时序控制器和32个PUF阵列，PUF阵列包括512个PUF单元、判决器、第一反相器、第二反相器、第三反相器、第四反相器和八个传输门，512个PUF单元按照128行x4列的方式排布，基准源分别与32个PUF阵列连接，行译码器的第m个输出端分别与32个PUF阵列的第m行行选信号输入端连接，列译码器的第j个输出端分别与32个PUF阵列的第j列列选信号输入端连接，时序控制器的第一输出端和行译码器的控制端连接，时序控制器的第二输出端和列译码器的控制端连接；优点是在保证电路性能的基础上，电路面积较小，功耗较低。

技术领域

本发明涉及一种多端口PUF电路，尤其是涉及一种利用MOSFET电流分割偏差的多端口PUF电路。

背景技术

随着信息技术的飞速发展，信息安全越来越受到人们的关注。物理不可克隆函数(Physical Unclonable Function，PUF)电路从硬件纹理特性上提供了一种增强信息安全的途径。这种技术是集成电路领域的“DNA特征识别技术”，它利用结构和设计参数完全相同的单元电路之间存在的微小工艺偏差(表现在电学特性上为电压、电流、延时等不同)，通过对比机制产生具有随机性、唯一性和不可克隆性的密钥。随机性是指PUF电路输出逻辑值0和逻辑值1的概率基本相同且具有随机分布特征；唯一性是指一个给定的PUF电路具有唯一的函数功能，即能够产生满足唯一标识其自身的激励相应对(Challenge Response Pairs,CRPs)；物理不可克隆性是指复制一个具有相同函数功能的电路难度极大。PUF电路的这三大特性使得它在设备认证、密钥生成，IP保护以及安全芯片防攻击等信息安全领域具有广阔的应用前景。

集成电路技术遵循摩尔定律发展已进入纳米尺度，功耗带来的挑战日益突出，已经成为制约集成电路发展的瓶颈问题，过高的功耗也限制着PUF电路的应用。目前，有些文献中已经出现了一些低功耗的PUF电路，但是这些PUF电路均为单端口PUF电路。当然，利用多个单端口PUF电路也能组成一个多端口PUF电路，但是其电路面积和功耗将会大打折扣。文献《Zhang Y,Wang P,Li Y,et al.Model and physical implementation of multi-port PUF in 65nm CMOS[J].International Journal of Electronics,2013,100(1):1-14.》首次提出了多端口PUF电路的模型和其物理实现方式，该多端口PUF电路利用寄存器堆储存单元的工艺偏差实现。随后，文献《Wang P,Zhang Y,Han J,et al.Architecture andPhysical Implementation of Reconfigurable Multi-Port Physical UnclonableFunctions in 65nm CMOS[J].IEICE Transactions on Fundamentals of ElectronicsCommunications&Computer Sciences,2013,E96.A(5):963-970.》中再次提出了基于异步时钟的多端口可重构PUF电路。虽然这两种多端口PUF电路在降低电路面积方面做出了很大的贡献，但是其功耗仍然较高。

发明内容

本发明所要解决的技术问题是提供一种在保证电路性能的基础上，电路面积较小，功耗较低的利用MOSFET电流分割偏差的多端口PUF电路。