[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 201710700452.4 申请日: 2017-08-16
公开(公告)号: CN108122918B 公开(公告)日: 2020-09-25
发明(设计)人: 吴伟成;邓立峯 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L27/11517 分类号: H01L27/11517;H01L27/11521;H01L27/11526
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 及其 制造 方法
【权利要求书】:

1.一种用于制造包括非易失性存储器的半导体器件的方法,所述方法包括:

形成单元结构,所述单元结构包括:

堆叠结构,包括第一介电层、设置在所述第一介电层上方的第二介电层、设置在所述第二介电层上方用作浮置栅极的第一多晶硅层、设置在所述第一多晶硅层上方的第三介电层以及设置在所述第三介电层上方的第二多晶硅层;和

设置在所述堆叠结构的两侧处的第三多晶硅层;

去除所述第二多晶硅层,从而形成控制栅极间隔;以及

在所述控制栅极间隔中形成导电材料,

其中,形成所述单元结构包括:

在衬底上方形成用于所述第一介电层的第一介电膜;

在所述第一介电膜上方形成用于所述第二介电层的第二介电膜;

在所述第二介电膜上方形成用于所述第一多晶硅层的第一多晶硅膜;

在所述第一多晶硅膜上方形成用于所述第三介电层的第三介电膜;

在所述第三介电膜上方形成用于所述第二多晶硅层的第二多晶硅膜;

图案化所述第二多晶硅膜,从而形成所述第二多晶硅层;

在图案化的第二多晶硅层的相对两侧上形成第一侧壁间隔件;

在所述第一侧壁间隔件上方形成第二侧壁间隔件;

在图案化所述第二多晶硅层之后,图案化所述第三介电膜、所述第一多晶硅膜以及所述第二介电膜,从而形成所述堆叠结构;

在所述堆叠结构的相对两侧上形成第三侧壁间隔件;

在所述堆叠结构之间形成覆盖所述第三侧壁间隔件的整个表面的擦除栅极氧化物;

在所述堆叠结构的两侧处形成用于所述第三多晶硅层的第三多晶硅膜;以及

对所述堆叠结构和所述第三多晶硅膜实施平坦化操作,从而形成所述第三多晶硅层。

2.根据权利要求1所述的方法,其中,所述半导体器件还包括场效应晶体管。

3.根据权利要求2所述的方法,其中,所述场效应晶体管包括伪栅极结构,所述伪栅极结构包括栅极介电层和位于所述栅极介电层上的栅极层。

4.根据权利要求1所述的方法,其中,所述第二侧壁间隔件包括具有夹在两个氧化硅层之间的氮化硅层的ONO膜。

5.根据权利要求3所述的方法,其中,所述第二介电层和所述栅极层通过相同的膜形成操作同时形成。

6.根据权利要求1所述的方法,其中,所述第二介电层包括具有高于氮化硅的介电常数的介电材料。

7.根据权利要求6所述的方法,其中,所述第三介电层是氧化硅层、氮化硅层或它们的多层。

8.根据权利要求6所述的方法,其中,所述第一介电层是氧化硅。

9.根据权利要求1所述的方法,其中:

当去除所述第二多晶硅层时,也至少部分地去除了所述第三多晶硅层,从而形成选择栅极间隔和擦除栅极间隔,以及

也在所述选择栅极间隔和所述擦除栅极间隔中形成所述导电材料。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710700452.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top