[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，所述方法包括以下步骤：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域中分别形成有栅极，所述栅极的顶部表面形成有硬掩膜层，所述第一区域中的硬掩膜层的厚度大于所述第二区域中的硬掩膜层的厚度；形成保护层，所述保护层覆盖所述半导体衬底的表面与所述栅极的侧壁，且暴露出所述硬掩膜层的顶部；刻蚀去除所述硬掩膜层；去除所述保护层；形成覆盖所述半导体衬底和栅极的第一层间介质层；平坦化所述第一层间介质层直至暴露出所述栅极的顶部。本发明方案可以有效地避免硬掩膜层厚度不均匀对第一层间介质层平坦化工艺的影响。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

在多种半导体器件的工艺制程中，在栅极的顶部表面形成有硬掩膜层，以在离子注入等工艺中对栅极进行保护。通常所述硬掩膜层会在平坦化第一层间介质层(InterLayer Dielectric-1，ILD-1)的步骤中去除，以暴露出所述栅极的顶部。

但是，在现有技术中，容易发生在同一片晶圆上硬掩膜层厚度不均匀的问题，进而对后续工艺造成影响，并且使得平坦化后留下的栅极厚度不均匀，导致半导体器件的性能下降。

具体而言，可以是由于晶圆中心区域与边缘区域的工艺精度的差异导致晶圆中心区域与边缘区域的硬掩膜层厚度不一致，还可以是由于在多晶硅干法刻蚀(Poly Dry-etch)工艺中，对于长沟道器件和短沟道器件的硬掩膜层具有不同的刻蚀速率，导致刻蚀后在晶圆长沟道器件区域和短沟道器件区域的硬掩膜层厚度不一致。

发明内容

本发明解决的技术问题是提供一种半导体器件的形成方法，可以有效地避免硬掩膜层厚度不均匀对第一层间介质层平坦化工艺的影响。

为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域和第二区域中分别形成有栅极，所述栅极的顶部表面形成有硬掩膜层，所述第一区域中的硬掩膜层的厚度大于所述第二区域中的硬掩膜层的厚度；形成保护层，所述保护层覆盖所述半导体衬底的表面与所述栅极的侧壁，且暴露出所述硬掩膜层的顶部；刻蚀去除所述硬掩膜层；去除所述保护层；形成覆盖所述半导体衬底和栅极的第一层间介质层；平坦化所述第一层间介质层直至暴露出所述栅极的顶部

可选的，所述形成保护层包括：形成覆盖所述半导体衬底的表面与所述栅极的侧壁的初始层间介质层；对所述初始层间介质层进行回刻蚀；形成牺牲层以覆盖所述硬掩膜层与所述初始层间介质层；去除所述牺牲层的一部分以形成所述保护层。

可选的，所述形成牺牲层以覆盖所述硬掩膜层与所述初始层间介质层包括：采用第一等离子体刻蚀工艺对所述初始层间介质层刻蚀，刻蚀中产生的聚合物形成所述牺牲层。

可选的，所述第一等离子体刻蚀工艺采用的气体包括以下一项或多项：氟离子、氯离子和碳离子。

可选的，所述第一等离子体刻蚀工艺采用的刻蚀温度为60摄氏度至80摄氏度。

可选的，所述聚合物层的厚度为60纳米至100纳米。

可选的，所述牺牲层选自：聚合物层、光阻层、抗反射层和有机介质层。

可选的，所述去除所述牺牲层的一部分以形成保护层包括：采用第二等离子体刻蚀工艺去除所述牺牲层的一部分以形成所述保护层。

可选的，所述第二等离子体刻蚀工艺采用的气体包括氧气或氢气。

可选的，对所述初始层间介质层进行回刻蚀之前，还包括：以所述硬掩膜层作为停止层，平坦化所述初始层间介质层。

可选的，在所述刻蚀去除所述硬掩膜层之前，还包括：去除所述硬掩膜层上的所述初始层间介质层，以全部暴露出所述硬掩膜层的顶部。