[发明专利]SOI技术中的NVM装置以及制造相应装置的方法

说明书

本发明涉及SOI技术中的NVM装置以及制造相应装置的方法，在一个态样中，本发明提供一种半导体装置，其包括：衬底结构，包括形成于基础衬底上方的主动半导体材料以及形成于该主动半导体材料与该基础衬底之间的埋置绝缘材料；铁电栅极结构，设于该衬底结构的主动区中的该主动半导体材料上方，该铁电栅极结构包括栅极电极及铁电材料层；以及接触区，形成于该铁电栅极结构下方的该基础衬底中。

技术领域

本发明通常涉及半导体装置及方法，尤其涉及SOI技术中的非易失性存储器装置以及制造相应装置的方法。

背景技术

在当前的电子设备中，集成电路(integrated circuit；IC)在不断扩大的应用范围中具有广阔的适用性。尤其，在高性能及低能耗方面增加电子装置的灵活性的需求推动开发具有尺寸甚至达到深亚微米(sub-micron)领域的特征的越来越紧凑的装置，随着当前的半导体技术倾向于生产尺寸在10纳米级的结构，这种趋势更甚。由于IC代表在通常为硅的半导体材料上集成的一组电子电路元件，与由独立电路组件组成的分立电路相比，IC可被制作得较小。当今的大多数IC通过使用在具有给定表面面积的半导体衬底上集成的多个电路元件来实施，例如场效应晶体管(field effect transistor；FET)，也被称作金属氧化物半导体场效应晶体管((metal oxide semiconductor field effect transistor；MOSFET)或简称为MOS晶体管)，以及被动元件，如电阻器及电容器。通常，当今集成电路包括形成于半导体衬底上的数以百万计的单个电路元件。

FET或MOSFET的基本功能是电子开关元件的功能，其中，流过位于两个接触区(被称为源极与漏极)之间的沟道区的电流由栅极电极控制，该栅极电极设于该沟道区上方且相对源极及漏极向该栅极施加电压。尤其，当向该栅极电极施加超过特征电压电平的电压时，MOSFET的导电状态被改变，且该特征电压电平(通常被称作“阈值电压”且下面被称为Vt)特征化MOSFET的开关行为。一般来说，Vt主要依赖于晶体管的属性，例如材料、尺寸等，从而所需Vt的实施包括在制程期间的多个步骤的调整及微调。

随着持续缩小至深亚微米领域中的愈来愈小的技术节点(目前在22纳米及以下)，出现各种问题及挑战。例如，在极小的制程几何难以保持MOS晶体管的沟道的电导率的精确控制。由于MOSFET的开关行为以MOSFET的阈值(threshold)电压Vt为特征，因此半导体装置的整个制程中的阈值Vt的定义及控制的精确设置对于实现半导体装置结构的最佳功耗及性能是至关重要的。一般来说，有数个控制阈值电压VT的因素，例如栅极氧化物厚度、栅极的功函数，以及沟道掺杂，主要代表独立因素。半导体装置向更先进技术节点的缩小导致先进半导体装置的更快开关及更高的电流驱动行为，不过，代价是噪声(noise)容限降低，漏电流增加以及功率增加。

目前，当今所构建的最常见的数字集成电路使用CMOS技术，其快速且提供高电路密度及低的单位栅极功率。CMOS装置或(有时被称为)“互补对称金属氧化物半导体”装置利用互补及对称的P型与N型MOSFET对。由于CMOS装置的一个晶体管总是处于关状态，因此，由于CMOS装置中的互补MOSFET的串联组合仅短暂地在开及关状态(on-and off-state)之间切换期间吸取大量功率，CMOS装置的两个重要特征是CMOS装置的高噪声免疫力及低静态功耗。因此，CMOS装置不会产生与其它形式的半导体装置例如晶体管-晶体管逻辑(transistor-transistor logic；TTL)或NMOS逻辑装置一样多的废热，该些其它形式的半导体装置即使在不改变状态时通常也具有一些驻流(standing current)。在当前的CMOS技术中，标准晶体管与IO装置具有相同的高k介电质及金属电极，而与标准装置相比，IO装置的SiO₂氧化物更厚。