[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，其特征在于具备：

第1及第2存储单元，能存储n比特数据，其中n是1以上的整数；

第1字线，与所述第1存储单元连接；

第2字线，与所述第2存储单元连接；

第1晶体管，连接于所述第1字线的一端；

第2晶体管，连接于所述第2字线的一端；以及

第3晶体管，连接于所述第2字线的另一端；且

在第1比特数据的读出动作中，

在选择了所述第1字线的情况下，对所述第2字线施加第1时间的第1电压，

在选择了所述第2字线的情况下，对所述第1字线施加第2时间的所述第1电压，

所述第2时间短于所述第1时间。

2.根据权利要求1所述的半导体存储装置，其特征在于：

还具备连接于所述第1及第2存储单元的读出放大器；且

在所述读出动作中，

在选择了所述第2字线的情况下对所述第2字线施加读出电压后所述读出放大器读出数据的时点早于在选择了所述第1字线的情况下对所述第1字线施加所述读出电压后所述读出放大器读出数据的时点。

3.根据权利要求1所述的半导体存储装置，其特征在于具备：

第1信号线，连接于所述第1晶体管；及

第2信号线，连接于所述第2及第3晶体管；且

对所述第1字线经由所述第1晶体管而供给所述第1信号线的电压，对所述第2字线经由所述第2及第3晶体管而供给所述第2信号线的电压。

4.根据权利要求3所述的半导体存储装置，其特征在于：

在所述读出动作中，

在选择了所述第1字线的情况下，对所述第2信号线施加第2电压，

在选择了所述第2字线的情况下，对所述第1信号线施加所述第2电压；且

在选择了所述第1字线的情况下对所述第2信号线施加所述第2电压时的电压上升率低于在选择了所述第2字线的情况下对所述第1信号线施加所述第2电压时的电压上升率。

5.根据权利要求4所述的半导体存储装置，其特征在于还具备：

第1驱动器，对所述第1信号线供给电压；

第2驱动器，对所述第2信号线供给电压；及

电阻元件，连接于所述第2信号线与所述第2驱动器之间。

6.根据权利要求3所述的半导体存储装置，其特征在于：

在所述读出动作中，

在选择了所述第1字线的情况下，对所述第2信号线施加第2电压，

在选择了所述第2字线的情况下，对所述第1信号线施加所述第2电压；且

在选择了所述第1字线的情况下对所述第2信号线施加所述第2电压的时点晚于在选择了所述第2字线的情况下对所述第1信号线施加所述第2电压的时点。

7.根据权利要求2所述的半导体存储装置，其特征在于：

在所述读出动作中，

在选择了所述第1字线的情况下，对所述第1字线在施加所述读出电压之前施加第2电压，

在选择了所述第2字线的情况下，对所述第2字线在施加所述读出电压之前施加第3电压；且

所述第2电压高于所述读出电压，

所述第3电压为所述读出电压以上且小于所述第2电压。

8.一种半导体存储装置，其特征在于具备：

第1及第2存储单元，能存储数据；

第1字线，与所述第1存储单元连接；

第2字线，与所述第2存储单元连接；

第1晶体管，连接于所述第1字线的一端；

第2晶体管，连接于所述第2字线的一端；以及

第3晶体管，连接于所述第2字线的另一端；且

写入动作包含编程循环，所述编程循环包含对所选择的字线施加编程脉冲的编程动作及验证动作；

在所述写入动作中的所述编程动作中，

在选择了所述第1字线的情况下，施加第1时间的所述编程脉冲，

在选择了所述第2字线的情况下，施加第2时间的所述编程脉冲，

所述第2时间短于所述第1时间。