[发明专利]一种GOA驱动电路及液晶显示装置

权利要求书

1.一种GOA驱动电路，其特征在于，该GOA驱动电路的一个周期包括第一时间和第二时间，该GOA驱动电路包括多个级联的GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线，该第N级GOA单元包括上拉单元、上拉控制单元、下拉单元、下拉维持单元、下传单元以及自举电容单元；所述上拉单元、下拉单元、下拉维持单元及自举电容单元均分别与第一节点以及第N级水平扫描线电连接，所述上拉控制单元以及下传单元与第一节点电连接，其中N为正整数；其中，

所述下拉维持单元包括第六薄膜晶体管、第七薄膜晶体管，所述第六薄膜晶体管的源极与第一节点电连接，其漏极接入第一低电平，其栅极与第二节点电连接，所述七薄膜晶体管的源极与第N级水平扫描线电连接，其漏极接入第一低电平，其栅极与第二节点电连接，在第一时间的大部分时间所述第六薄膜晶体管、第七薄膜晶体管的阈值电压进行正偏；

该第N级GOA单元还包括负偏单元，其用于在第二时间对所述第六薄膜晶体管、第七薄膜晶体管的阈值电压进行负偏；

所述第二时间为消隐时间；

所述负偏单元包括第十二薄膜晶体管、第十三薄膜晶体管、第十四薄膜晶体管、第十五薄膜晶体管、第十六薄膜晶体管和第十七薄膜晶体管，其中，所述第十二薄膜晶体管的源极和栅极电连接第二高电平，其漏极电连接第三节点，所述第十三薄膜晶体管和第十四薄膜晶体管的源极电连接第三节点，所述第十三薄膜晶体管的栅极电连接第一时钟信号，其漏极电连接第一低电平，所述第十四薄膜晶体管的栅极电连接第二时钟信号，其漏极电连接第一低电平，所述第十五薄膜晶体管的源极与第二节点电连接，其栅极与第三节点电连接，其漏极分别与第十六薄膜晶体管的源极、第十七薄膜晶体管的漏极电连接，所述第十六薄膜晶体管的栅极与第三节点电连接，其漏极电连接第二低电平，所述第十七薄膜晶体管的栅极与第二节点电连接，其源极电连接第一高电平，其中，所述第一时钟信号和所述第二时钟信号频率相同，在每个周期除消隐时间以外的时间相位相反，在消隐时间均为低电平，所述第二高电平高于第一高电平，所述第二低电平低于第一低电平。

2.如权利要求1所述的GOA驱动电路，其特征在于，所述第二高电平的电位范围为30V-35V；所述第二低电平的电位范围为-10V～-30V。

3.如权利要求1所述的GOA驱动电路，其特征在于，所述下拉维持单元还包括第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管，所述第八薄膜晶体管的栅极与源极与第一高电平电连接，其漏极分别与第九薄膜晶体管的栅极和第十一薄膜晶体管的源极电连接，第九薄膜晶体管的源极与高电平电连接，其漏极与第二节点电连接，第十薄膜晶体管的源极与第二节点电连接，其漏极接入第一低电平，其栅极与第一节点电连接，第十一薄膜晶体管的漏极接入第一低电平，其栅极与第一节点电连接。

4.如权利要求1所述的GOA驱动电路，其特征在于，所述上拉单元包括第三薄膜晶体管，所述第三薄膜晶体管的源极接入第一时钟信号，其栅极与第一节点电连接，其漏极与第N级水平扫描线电连接。

5.如权利要求1所述的GOA驱动电路，其特征在于，所述下传单元包括第二薄膜晶体管，所述第二薄膜晶体管的源极接入第一时钟信号，其栅极与第一节点电连接，其漏极用于输出第N级下传信号。

6.如权利要求1所述的GOA驱动电路，其特征在于，所述下拉单元包括第四薄膜晶体管和第五薄膜晶体管，所述第四薄膜晶体管的源极与第一节点电连接，其漏极接第一低电平，所述第五薄膜晶体管的源极与第N级水平扫描线电连接，其漏极接第一低电平，所述第四薄膜晶体管的栅极和所述第五薄膜晶体管的栅极用于接第N+1级下传信号。

7.如权利要求1所述的GOA驱动电路，其特征在于，所述上拉控制单元包括第一薄膜晶体管，所述第一薄膜晶体管的栅极和源极接收第N-1级下传信号或者起始信号，其漏极与第一节点电连接。

8.一种液晶显示装置，其特征在于，包括权利要求1-7任一项所述的GOA驱动电路。