[发明专利]半导体测试装置、半导体测试系统以及半导体测试方法

说明书

本揭露提供一种半导体测试装置、半导体测试系统以及半导体测试方法，其中半导体测试装置包含：衬底；金手指触片结构，放置于所述衬底的一侧。本揭露提供的半导体测试装置可以提升开发阶段时的板阶可靠度测试(Board Level Reliability Tests,BLRT)的效率。

技术领域

本揭露涉及半导体的领域，尤指一种半导体测试装置、半导体测试系统以及半导体测试方法。

背景技术

目前全球市场迫使大量产品的制造商以低价提供高质量的产品。因此，重要的是要提高合格率及过程效率，以便将生产成本降到最低。此种情况尤其发生在半导体制造的领域，这是因为所述领域将尖端技术(cutting edge technology)与大量生产技术结合。因此，半导体制造商的目标在于改进开发阶段的效率同时提高量产阶段过程的合格率。

有鉴于此，本发明的目的在于提供一种半导体测试装置以及相关系统和方法，以提升开发阶段时的板阶可靠度测试(Board Level Reliability Tests,BLRT)的效率。

发明内容

本揭露的一些实施例为提供一种半导体测试装置，包含：衬底；金手指触片结构，放置于所述衬底的一侧。

本揭露的一些实施例为提供一种半导体测试系统，包含：测试载板，具有多个沟道；插槽，放置于所述测试载板上；多个导线，放置于所述插槽；以及如权利要求书第1项所述的半导体测试装置插入所述插槽；其中所述半导体测试装置的所述金手指触片结构的多个导线分别接触所述插槽的所述多个导线。

本揭露的一些实施例为提供一种半导体测试方法，用来测试待测封装组件在衬底上的板阶可靠度，其中所述衬底是利用金手指触片结构连接到测试载板，所述方法包含：利用短反馈路径来测试所述金手指触片结构；将所述待测封装组件以表面粘着技术焊粘于所述衬底；以及利用长反馈路径测试来测试所述待测封装组件在所述衬底上的板阶可靠度。

本揭露所提出的半导体测试装置、半导体测试系统以及半导体测试方法可提升板阶可靠度测试(Board Level Reliability Tests,BLRT)的效率。

附图说明

为协助读者达到最佳理解效果，建议在阅读本揭露时同时参考附件图标及其详细文本叙述说明。请注意为遵循业界标准作法，本专利说明书中的图式不一定按照正确的比例绘制。在某些图式中，尺寸可能刻意放大或缩小，以协助读者清楚了解其中的讨论内容。

图1为本揭露的半导体测试装置的实施例的示意图；

图2为本揭露图1的半导体测试装置的侧视图；

图3为图1的半导体测试装置插设于半导体测试机台的测试载板的半导体测试系统的实施例的示意图；

图4为图1的半导体测试装置插设于半导体测试机台的测试载板的侧视图；

图5为本揭露的半导体测试装置插设于半导体测试机台的测试载板的半导体测试系统的另一实施例的示意图；

图6和图7为本揭露的半导体测试系统的测试线路布置的实施例示意图；

图8为本揭露的半导体测试系统的测试线路布置的另一实施例示意图；

图9为图6～7的半导体测试系统的测试线路延伸的实施例示意图；

图10为图8的半导体测试系统的测试线路延伸的实施例示意图；

图11为本揭露的半导体测试系统在高低温测试时的实施例示意图；以及

图12为本揭露的半导体测试方法的实施例的示意图。

具体实施方式