[发明专利]一种FPGA动态批量烧写系统及方法

说明书

技术领域

本发明涉及数字通信技术领域，具体涉及一种FPGA动态批量烧写系统及方法。

背景技术

目前FPGA广泛应用于各类高速数字信号处理中，而FPGA配置加载程序的方法有很多。一般FPGA可上电主动读取外置存储器中的配置文件，即将代码烧写在独立的外部存储芯片中，例如Flash中，也可以通过CPLD或DSP等控制器来读取配置文件加载到FPGA当中。而且FPGA的配置文件一般通过专用的烧写器进行烧写，这就对设备的使用条件和环境提出了要求，例如带有FPGA产品的结构件需对外留好烧写接口方便进行配置文件更改；而且单板的需要进行抗电磁干扰设计，使得在恶劣条件下烧写可以正常进行。当一台设备有多个FPGA模块时，对硬件和结构设计就提出了更多的要求，而且烧写配置时会损失大量时间，这就需要设计出一种能支持批量烧写的方法。

现有的文献对FPGA的烧写配置方法有以下几种：

文献1（李宗红，何攀峰.基于PCI总线配置FPGA的技术[J].科技信息，2010,17:478-479.）实现了基于PCI总线、CPLD实现的FPGA动态加载技术，但是加入了CPLD等芯片，使硬件设计更为复杂；

文献2（范斌，常青．基于DSP的FPGA动态重构系统研究与设计［J］．信息与电子工程，2010，8(2):123－127．)实现了通过DSP来实现FPGA的动态烧写，不过在没有DSP的硬件系统中此设计难以通用；

专利1（FPGA配置程序的烧写方法，201210201314.9，2012）提出了用计算机作为配置器，以带网络接口的PowerPC作为微处理器，将包含接口转换电路的FPGA通过烧写电缆连接配置器，这样简化了硬件设计，不过通用化不够；

专利2（一种可实现不带电烧写程序的CPLD/FPGA下载器，201620490610.9，2016）发明了一种可不带电烧写程序的FPGA下载器，实现了下载工具的通用化，但是没有解决大批量烧写的工作量；

专利3（一种高可靠性FPGA远程升级方法，201610975861.0，2016）将FPGA的配置芯片进行分区，分区一带有基础功能，分区二为代码升级区，在更新失败时加载分区一代码，避免了在更新过程中意外中断导致FPGA上电无法正确加载的情况。

实际应用中，通常会遇到FPGA批量烧写的需求，如果用仿真器烧写会带来巨大的工作量，如果板子加入控制器来辅助加载代码，则会增加电路设计和软件设计的复杂度，不符合小型化的需求。

发明内容

本发明的目的在于提供一种FPGA动态批量烧写系统及方法，其利用485总线进行广播需要烧写的代码文件，并利用FPGA内部加载逻辑实现动态烧写和批量更新下载，大大提高了系统调试和软件更新的效率。

为了达到上述目的，本发明通过以下技术方案实现：

一种FPGA动态批量烧写系统，其特征是，包含：

上位机，用于进行指令和烧写数据的广播；

若干烧写模块，分别通过485总线连接上位机；

其中，每个烧写模块分别包含：

485芯片，通过所述的485总线连接上位机；

FPGA，连接所述的485芯片，该FPGA具有内部加载逻辑；

Flash芯片，连接所述的FPGA，该Flash芯片中烧写初始MCS架构；该初始MCS架构包含协议区和代码区，协议区中包含用于决定加载时启用备份区还是更新区的关键字，代码区包含烧写有保留代码的备份区、用于烧写新代码的更新区以及用于烧写新代码的CRC的CRC校验区。

上述的FPGA动态批量烧写系统，其中，所述的协议区中还包含：

数据同步段、更新代码头地址以及加载指令。

上述的FPGA动态批量烧写系统，其中：

所述的FPGA为XILINX6系列或7系列或8系列中的任意一种。

上述的FPGA动态批量烧写系统，其中：

所述关键字默认状态下激活备份区。

一种FPGA动态批量烧写方法，实现若干具有内部加载逻辑的FPGA的批量烧写功能，其特征是，包含：

上位机在线通过485总线及485芯片将新代码广播至各个FPGA；

各个FPGA利用内部加载逻辑将新代码按格式写入相应的Flash芯片中，同时写入新代码的CRC；

各个FPGA分别从Flash芯片中读出新代码并计算CRC，若正确则将关键字指向备份区以启用新代码作为下次配置的代码，若错误则默认关键字不变指向保留代码。

上述的FPGA动态批量烧写方法，其中：