[发明专利]一种自动支持循环迭代流水线的粗粒度可重构阵列及其配置方法有效
申请号: | 201710712367.X | 申请日: | 2017-08-18 |
公开(公告)号: | CN107506329B | 公开(公告)日: | 2018-06-19 |
发明(设计)人: | 王珑;沈海斌;王星;管旭光;朱佳梁 | 申请(专利权)人: | 浙江大学 |
主分类号: | G06F15/78 | 分类号: | G06F15/78;G06F9/38 |
代理公司: | 杭州求是专利事务所有限公司 33200 | 代理人: | 郑海峰 |
地址: | 310058 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 流水线 粗粒度 可重构阵列 配置 流水线配置 数据流图 循环迭代 控制器 迭代 多级缓存系统 流水线存储器 流水线重构 软件流水线 迭代控制 读写控制 能量开销 能量效率 数据迭代 数据交换 自动循环 运行时 算子 环节 | ||
1.一种自动支持循环迭代流水线的粗粒度可重构阵列,其特征在于该阵列由流水线配置控制器、粗粒度算子mesh阵列、多级缓存系统组成,所述粗粒度可重构阵列的配置信息由流水线循环迭代控制信息、流水线数据通路信息和流水线对存储器的访存信息组成;
所述流水线配置控制器,用于完成粗粒度可重构阵列中流水线的控制和配置,为粗粒度算子mesh阵列提供配置功能,支持可重构数据通路功能的高速切换,实现动态重构功能;
所述粗粒度算子mesh阵列用于组成流水线中的计算环节和数据传输通路,并在配置码的控制下,按照数据流图的定义对可重构多级缓存系统进行访存;
可重构多级缓存系统,用于完成数据通路中的数据存储、数据交换和数据同步;
所述的流水线配置控制器包括:
流水线迭代配置存储器:用来存储流水线循环迭代的配置码,该配置码包含了进行单层和多层循环迭代配置信息,该循环迭代支持带有分支或者无分支的完美或者非完美循环;
流水线数据通路配置存储器:用来存储流水线数据通路的配置码,该配置码包含了可重构阵列中mesh阵列PE单元的计算配置信息和mesh阵列中PE单元间互联的信息;
配置解析和控制单元:依据配置码存储地址信息、内容信息和mesh阵列的运行状态决定对mesh阵列进行配置的时间和配置码内容,并将确定的配置码发送给mesh阵列。
2.根据权利要求1所述的自动支持循环迭代流水线的粗粒度可重构阵列,其特征在于所述的粗粒度算子mesh阵列由同构的粗粒度运算单元阵列以及它们之间的互联单元组成,所述的粗粒度运算单元主要由ALU单元及存储临时数据的寄存器组成,每个运算单元独立的执行配置单元指定的运算功能,每个运算单元的基本粒度是8比特,同一行内相邻的4个PE单元组成一个32比特位宽的可重构单元组,支持32比特位宽的运算操作,相邻的两行PE单元之间通过一个基于置换的网络单元进行互联,支持拓扑结构DFG图。
3.根据权利要求1所述的自动支持循环迭代流水线的粗粒度可重构阵列,其特征在于所述的多级缓存系统包括:
初级缓存:位于两个相连接的PE单元之间,用于mesh阵列内部流水线中的数据缓存和数据交换,采用寄存器实现;
次级缓存:位于相连接的mesh阵列之间,用于多个mesh阵列组成的流水线中数据缓存和数据交换,也用于mesh阵列间非流水线数据的缓存和数据交换,具有2n个读端口和2n个写端口,n为mesh阵列数量,可同时被所有mesh阵列访问,采用寄存器堆实现;
接口缓存:位于mesh阵列和可重构阵列接口之间,用于阵列和外部进行数据交换。
4.根据权利要求3所述的自动支持循环迭代流水线的粗粒度可重构阵列,其特征在于对初级缓存,由可重构阵列PE单元配置码控制PE单元之间互联关系,同时也完成了初级缓存控制;对次级缓存,由mesh阵列中缓存控制器进行控制,该控制器根据mesh阵列配置码,按时钟周期精度对次级缓存进行读写。
5.根据权利要求1所述的自动支持循环迭代流水线的粗粒度可重构阵列,其特征在于所述流水线迭代配置信息中包括流水线循环次数和结束循环条件、流水线中的分支运行信息和流水线嵌套信息;
所述流水线数据通路信息包括流水线中每个PE单元的配置信息,PE单元间的数据互联信息;
所述流水线对存储器的访存信息包括每个周期流水线对存储器的读写操作信息。
6.一种如权利要求1-5中任意一项所述自动支持循环迭代流水线的粗粒度可重构阵列的配置方法,包括如下步骤:
步骤1)首先对流水线迭代信息进行配置,如果该流水线是单层迭代流水线,则将该流水线的迭代次数或者停止迭代条件作为流水线迭代信息进行配置;如果该流水线是多层迭代型流水线,也就是有流水线的迭代嵌套,则配置控制器中相应的迭代层次中设置迭代条件,流水线迭代层次受到硬件配置控制器中迭代层次的限制;
步骤2)为每一次层次中的流水线设置数据通路配置码,配置码包括mesh阵列中PE单元的功能配置码和PE单元之间数据通路的配置码;
步骤3)为流水线在一次迭代中的每周期PE单元设置存储器读写配置码,这样流水线的每个环节可在迭代中每个周期访存不同地址的流水线用缓存。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大学,未经浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710712367.X/1.html,转载请声明来源钻瓜专利网。