[发明专利]一种FIR数字滤波器电路

说明书

[技术领域]

本发明涉及用于处理数字输入信号的方法，具体是涉及一种FIR数字滤波器的电路改进。

[背景技术]

数字FIR滤波器是一种被广泛应用于各种数字信号处理电路与系统中的基本组成模块。在一些高性能的应用当中，FIR滤波器可以通过专门的电路电路来实现，比如超大规模集成电路。在这一类应用中，转置直接性结构由于其天然的流水线结构，因而比直接型结构更加受欢迎。在转置直接性FIR滤波器结构中，输入信号被同时乘以所有的滤波器系数。这个模块往往被称为多常系数乘法模块。当滤波器的系数固定时，多长系数乘法模块可以通过一个移位-加网络来实现，从而减少电路的面积以及功耗。同时在移位-加网络中，一些共同的子项可以被不同的乘法所共享(如图1所示)，从而进一步降低电路的面积以及功耗。因此，如果更多的共享不同乘法之间的共同子项，从而减少电路的面积以及功耗，成为了低复杂度、低功耗FIR滤波器实现的研究重点。

在过去的20多年中，多常系数乘法模块的设计问题被广泛而深入的研究。基本上所有的多常系数乘法模块的设计可以被分为两类：(1)基于共同子项消除的设计算法；(2)基于图优化的设计算法。基于共同子项消除的设计算法由Hartley首先提出，其中心思想是在特定的系数的表示中，不断的搜索存在的共同子项，每次一都实现出现做多的那个共同子项。Hartley首先将系数表示成正则符号数的形式，然后从不同的方向搜索表示中所存在的共同子项。在Hartley之后，各种基于不同的系数的表示方法以及共同子项搜索算法的共同子项消除算法陆续被提出。

第二种多常系数乘法模块的设计方法为基于图优化的设计算法。与共同子项消除算法不同，图优化方法对数的表示没有做任何假设，因此拥有更高的优化自由度。基于图优化的多常系数乘法设计算法首先由Bull和Horrocks提出。Bull和Horrocks首先将多常系数乘法模块表示成一个无回路有向图，然后再通过优化图的构建方式，来优化多常系数乘法模块。在这之后，各种不同的基于图的优化方式被提出，其中RAGn算法为最被人所熟知的设计算法。RAGn算法由两部分组成：(1)最优解部分；(2)启发式部分。如果能在最优解部分得到多常系数乘法的设计，则该模块的最优性能得到保证，即加法器个数最少。否则无法保证设计结果的最优性。除了RAGn算法，还有一些拥有不同启发式部分的基于图优化的设计算法。

虽然多常系数乘法模块的设计被进行了广泛的研究已减少该部分的面积以及功耗，但是乘积累加部分的优化往往被忽略。但是经过研究发现，乘积累加模块在大部分的滤波器电路中往往贡献了绝大部分的电路面积以及功耗。然而迄今仍没有针对乘积累加模块进行优化的低功耗FIR滤波器优化方法。

[发明内容]

针对上述现有的数字FIR滤波器实现优化方法的的不足，本发明提出了一种通过减少滤波器中乘积累加模块电路的开关行为，从而减少整个滤波器功耗的设计优化方法。

具体技术方案如下：

一种FIR数字滤波器电路，包含多常数系数乘法模块和乘积累积模块，在多常数系数乘法模块和乘积累积模块中间插入寄存器，来减少乘积累加模块电路的无用开关行为，从而达到减少乘积累加模块功耗。

进一步地，在复用3以上的乘积与相应乘积累加模块中插入寄存器。

通过在以上位置插入寄存器，由于寄存器可以降低电路输出节点的毛刺效应，从而有效降低无用的开关行为。

[附图说明]

图1为移位-加网络中的共同子项共享。

图2为本发明在多常系数乘法模块与乘积累加模块中插入寄存器框图。

图3为本发明MCM模块中的基础加法器后面插入寄存器的F36滤波器结构电路图。

图4为本发明在复用3次以上的乘积与相应乘积累加模块中插入寄存器框图。

图5为本发明被复用超过3词的基础加法器后面插入寄存器的F36滤波器结构电路图。

图6为传统的转置直接型TDF结构FIR无乘法器滤波器。

图7为结构1、结构2与传统转置直接型(TDF)的比较。

图8为结构1、结构2与传统转置直接型(TDF)的归一化比较。

图9为结构1、结构2与传统转置直接型(TDF)的功率比较。

其中电路图标有D的为寄存器。

[具体实施方式]

为了使本发明实现的技术手段清晰明了，下面通过实施例进一步阐述本发明。