[发明专利]一种PMOS器件的制作方法

说明书

技术领域

本发明属于功率半导体技术领域，具体涉及一种PMOS器件的制作方法。

背景技术

功率金属-氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field-Effect Transistor，MOSFET)的两个关键参数是击穿电压BV和导通电阻R_on。由于MOSFET器件属于单极型器件，其击穿电压与漂移区厚度和漂移区掺杂浓度有关，高的击穿电压需要厚的漂移区和低的漂移区掺杂浓度，然而这样会使得其导通电阻R_on增加。导通电阻R_on和耐压BV之间存在关系：Ron∝BV^2.5，即硅极限。因此，随着器件耐压增加，导通电阻成指数增长趋势，功耗大大增加。特别地，在典型高压MOSFET器件中导通电阻主要由漂移区电阻决定。因此在不影响器件击穿电压性能的同时通过降低漂移区电阻来降低导通电阻具有重要的意义。研究者基于传统MOSFET结构进行改进，陈星弼院士等人提出了纵向超结结构，通过在传统MOSFET器件的漂移区中引入交替设置的P区和N区以代替原有的轻掺杂区作为漂移区，横向电场的引入使得纵向电场因二维电场效应由三角形(或者梯形分布)变为矩形分布，从而提高击穿电压，打破硅极限，实现导通电阻与击穿电压之间的关系优化为Ron∝BV^1.32，这显著改善了功率MOSFET器件的导通电阻和击穿电压的关系，即在增强器件击穿电压性能的同时也降低了器件的导通电阻。然而，目前实现高性能功率MOS器件的难度仍然较高，首先，就VDMOS器件而言，耐压越高则纵向P型柱区和N型柱区越深，常规的超结结构是采用多次外延、多次注入以及退火形成纵向交替分布的P型柱区和N型柱区，这一制作工艺一方面制作大深度的P型柱区和N型柱区时需要外延和注入的次数很多，致使工艺难度大且成本高；另一方面，采用这一制作工艺难以形成高浓度和高密度(即窄的P型柱区和窄的N型柱区相交替)，因此限制了器件导通电阻的进一步降低。其次，超结器件的电学性能对电荷非平衡十分敏感，这就意味着工艺上需精准控制P型柱区和N型柱区的宽度和浓度，否则导致器件电学性能退化，从这一点来讲也增加了工艺的难度。再者，器件内部横向PN结的结面增加，造成器件体二极管反向恢复变硬等缺陷，并且在应用于大电流场合中会存在可靠性下降以及由于横向PN结耗尽层扩大造成导通电阻下降的问题。

发明内容

本发明所要解决的技术问题在于：提供一种工艺精度要求低且可低导通电阻和高耐压性能PMOS器件的制作方法。

为了解决上述技术问题，本发明提供的技术方案如下：

一种PMOS器件的制作方法，包括：

提供形成有深槽栅结构的半导体基底，在半导体基底的表面形成金属化源极，经减薄半导体基底及金属化背面后形成金属化漏极；其特征在于：形成深槽栅结构的步骤包括：

在深槽(4)的底部侧壁及底壁形成应变介质层(5)，所述应变介质层(5)的材料具有压缩应变特性；在所述应变介质层(5)的表面形成介质层(6)；然后在深槽(4)底部形成第一栅电极(71)；所述第一栅电极(71)的上表面与介质层(6)和应变介质层(5)的上表面重合；再在深槽(4)内形成位于第一栅电极(71)、介质层(6)和应变介质层(5)上表面的氧化层(8)；在所述氧化层(8)之上的深槽侧壁形成栅介质层(9)；然后刻蚀氧化层(8)以露出第一栅电极(71)；再在第一栅电极(71)及氧化层(8)之上形成与二者接触的第二栅电极(72)；最后在第二栅电极(72)与源极金属(15)之间形成隔离介质层(12)。

进一步的是，本发明中形成应变介质层的具体操作如下：

在800～900℃的温度条件下对衬底进行脱氧处理，然后在700～760℃的温度条件下外延一层缓冲层，再于600～650℃的温度条件下外延应变介质层(5)。

进一步的是，为使得应变介质层(5)具有压缩应变特性，应变介质层(5)的厚度小于其临界厚度。

进一步的是，为了防止衬偏效应和耐压时开启寄生三极管，本发明在形成相互独立的P⁺源区(11)和N⁺接触区(14)时，通过刻蚀使得N⁺接触区(13)的上表面低于P⁺源区(11)的上表面，并且N⁺接触区(14)的下表面结深大于P⁺源区(11)的下表面结深，使得源极金属(15)同时与P⁺源区(11)和N型体区(9)接触。