[发明专利]一种LED显示屏单元板的并行总线装置

说明书

本发明公开了一种LED显示屏单元板的并行总线装置，包括最高位地址总线和最低位地址总线、同步控制器、地址计数器和内部地址总线；最低位地址总线和最高位地址总线分别与同步控制器的两个输入端相连；同步控制器的输出端和最低位地址总线的输出端分别与地址计数器的两个输入端相连；地址计数器通过内部地址总线与后续的译码输出电路相连。本发明用两根地址总线代替了传统并行总线，减少了由于地址线总线和串接单元板数量过多导致的较大相位差，从而保证了输出信号的准确性，增强了控制效果，同时降低了成本。

技术领域

本发明涉及数字通讯领域，特别涉及一种LED显示屏单元板的并行总线装置。

背景技术

生活中随处可见的LED显示屏起始是由多个单元板串接组成的，在LED显示屏内部的并行总线传输的具体实施中，往往由于多级单元板的串接导致输出信号不准影响正常工作。这是因为单元板需要多条(例如5条)行地址总线，每条行地址总线与一条中继放大电路相连。而相邻的两单元板间的信号流通是由前一单元板的输入信号是通过行地址总线经由中继放大电路放大并传送给后一单元板的输入端，故每相邻的两单元板间都会由5条中继放大电路连接。由于中继放大对每个输入信号都会造成微小的相位差，所以本应同步的5条行地址总线间会出现相位差，而当串接的LED单元板比较多时，相位差得到累加，势必造成五条行地址总线间的相位差比较明显。

如图1所示，图1为LED显示屏单元板并行总线架构示意图。A[0]～A[N-1]为第一级单元板的输入信号，Y1[J-1：0]为第一级单元板显示译码的输出信号，B[0]～B[N-1]为第二级单元板的输入信号，Y2[J-1，0]为第二级单元板显示译码的输出信号。其中，第一级单元板的输入信号A[0]～A[N-1]经中继放大电路放大后传输给第二级单元板作为第二级单元板的输入信号。

现有技术中单元板间的并行总线传输需要三条以上地址总线，如图1所示，故多条行地址总线间明显的相位差会导致行电压输出之间出现相位差，从而使单元板控制效果差甚至影响显示屏的正常工作；另外，多条地址总线需要多个中继放大电路，导致整体成本较高。

如何减少降低单元板之间的相位差，进而提高控制效果并降低生产成本是本领域技术人员目前需要解决的技术问题。

发明内容

本发明的目的是提供一种LED显示屏单元板的并行总线装置，采用两条输入总线的结构，增强了总线输出的准确性，降低了整体成本。

为解决上述技术问题，本发明提供一种LED显示屏单元板的并行总线装置，包括最高位地址总线和最低位地址总线、同步控制器、地址计数器和内部地址总线；

所述最低位地址总线和所述最高位地址总线分别与所述同步控制器的两个输入端相连；所述同步控制器的输出端和所述最低位地址总线的输出端分别与所述地址计数器的两个输入端相连；所述地址计数器通过内部地址总线与后续的译码输出电路相连；

所述同步控制器，用于捕获所述最高位地址总线的输出信号的周期临界点的变化沿，并对整个所述单元板进行逻辑清零操作；

所述地址计数器，用于依据所述同步控制器的输出信号确定周期的起始位置，并依据所述最低位地址总线输出信号计算剩余位地址总线的信号，得到标准并行总线时序信号。

优选地，所述最高位地址总线和最低位地址总线为行输入地址总线。

优选地，所述译码输出电路包括地址译码器和与所述地址译码器输出端相连的行输出总线；

所述地址译码器的输入端作为所述译码输出电路的输入端；

所述行输出总线作为所述译码输出电路的输出端。

优选地，所述最高位地址总线的信号的周期临界点的变化沿为下降沿；