[发明专利]一种显示流压缩编码器以及显示引擎

说明书

本发明公开了一种显示流压缩编码器以及显示引擎。该显示引擎包括原图像获取模块、内存储器、显示流压缩编码器。原图像获取模块获取原图像数据，并将原图像数据输送至显示流压缩编码器。显示流压缩编码器将原图像数据压缩成码流数据，并将码流数据输送出去。显示流压缩编码器复用内存储器的存储空间。显示流压缩编码器集成在显示引擎中，显示流压缩编码器复用显示引擎已有的内存储器，节省了成本及面积。

技术领域

本发明涉及图像处理技术领域，尤其涉及一种显示流压缩编码器以及显示引擎。

背景技术

如图1所示，显示链路的带宽要求与显示器的分辨率成比例，大分辨率的显示器需要大带宽的显示链路，而一些显示链路不具有支持大分辨率显示器的带宽。如图2所示，可使用视频压缩减少带宽要求，从而达到使用较低带宽显示链路将数字视频提供到大分辨率显示器的目的。大分辨率的原图像经过编码器压缩后变成数据量较少的码流，由输出接口经显示链路输出到目标装置的输入接口，经解码器还原后再送到显示器，实现了在较低带宽的显示链路上传输大分辨率的图像。

上述方案有时并不是视觉上无损的，或可能在常规显示装置中实施起来困难且昂贵。因此视频电子学标准协会(VESA)针对此问题开发了显示流压缩(DSC)作为用于显示链路视频压缩的标准。显示流压缩技术提供视觉上无损的图片质量(即足够好以致用户不知道图片是否经压缩)。该显示流压缩技术还提供了用常规硬件实施起来简单且廉价的方案。

显示流压缩(DSC)标准由VESA于2014年公布，目前已经更新到1.2a版本，支持RGB，YUV422，YUV420等格式的压缩。DSC标准不同于与其它视频译码标准（如H.264和HEVC），其针对显示链路上传输的数据进行压缩，仅在帧内压缩而不使用到帧间的信息。因此，其硬件架构如图3所示。DSC编码器用于对接口上的数据进行压缩。

由于DSC编码器一般集成在显示引擎的输出的后端，与时序控制模块和输出接口集成在一起，这使得显示引擎中的存储资源不能被复用。并且，以往的时序控制模块只对原图像进行处理，缺乏对压缩数据验证的手段。此外，在编码算法中后面的点需要用到前面的点的压缩信息来做预测，因此运算通路存在环路反馈，导致DSC编码器的运算频率很难提升，对大分辨率的图片压缩能力不足。

发明内容

针对现有技术的不足，本发明提出了一种显示流压缩(DSC)编码器以及显示引擎，该显示引擎内集成有DSC编码器，DSC编码器复用显示引擎的内存储器，解决了现有显示引擎内存储资源利用不充分的问题。DSC编码器利用显示引擎中已有的回写通路，把压缩生成的码流数据回写到内存中，解决了现有的DSC编码器应用方案对压缩数据缺乏有效验证手段的问题。DSC编码器对图像采用分块压缩，实现可配置可扩展的多核并行处理架构，解决了现有的DSC编码器对大分辨率的图片压缩能力不足的问题。

为了实现上述目的，本发明技术方案如下：

一种显示引擎，包括原图像获取模块、内存储器。还包括显示流压缩编码器原图像获取模块获取原图像数据，并将原图像数据输送至显示流压缩编码器。显示流压缩编码器将原图像数据压缩成码流数据，并输送码流数据。显示流压缩编码器复用内存储器的存储空间。

进一步地，还包括回写模块。原图像获取模块从原图像存储模块中获取原图像数据。回写模块将显示流压缩编码器生成的码流数据回写到原图像存储模块，用于验证码流数据的正确性。

进一步地，显示流压缩编码器包含去扫描缓冲器、重扫描缓冲器、若干切片编码器。去扫描缓冲器缓存原图像数据，并将原图像数据划分成若干个切片图像数据，然后把各切片图像数据一一输送至相应的切片编码器。切片编码器将接收到的切片图像数据压缩成切片码流数据。各切片编码器将切片码流数据输送至重扫描缓冲器。重扫描缓冲器将各切片码流数据组合成码流数据，并把码流数据输送出去。