[发明专利]具有屏蔽栅的沟槽栅MOSFET及其制造方法

说明书

本发明公开了一种具有屏蔽栅的沟槽栅MOSFET，包括：器件单元区，栅极总线区，终端区，三个区域中的沟槽内形成的栅极结构工艺相同。栅极结构中，屏蔽电极纵向贯穿整个沟槽，沟槽栅电极为屏蔽电极的顶部两侧。沟槽内的场氧层的厚度大于接触孔的宽度，使得栅极总线区的沟槽栅电极顶部的接触孔直接落沟槽栅电极表面；至少部分屏蔽电极在栅极总线区中通过顶部的接触孔连接到栅极。本发明还公开了一种具有屏蔽栅的沟槽栅MOSFET的制造方法。本发明能改善器件在应用中的EMI性能，扩展产品的适用性；能减少光刻层次，降低工艺成本。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种具有屏蔽栅的沟槽栅MOSFET；本发明还涉及一种具有屏蔽栅的沟槽栅MOSFET的制造方法。

背景技术

自功率MOS技术发明以来，该技术已取得了很多重要的发展和长足的进步。近年来，功率MOS技术的新器件结构和新制造工艺不断的涌现，以达到两个最基本的目标：最大的功率处理能力，最小的功率损耗。沟槽栅MOSFET(Trench MOS)技术是实现此目标最重要的技术推动力之一。最初，Trench MOS技术的发明是为了增加平面器件的沟道密度，以提高器件的电流处理能力，然而，改进的新的Trench MOS结构不但能降低沟道密度，还能进一步降低漂移区电阻。

新的Trench MOSFET结构中，最具代表性的是屏蔽栅(Shield-Gate)技术，可利用其第一层多晶层(Shield)作为“体内场板”来降低漂移区的电场，从而降低漂移区电阻，所以Shield-Gate技术通常具有更低的导通电阻和更高的击穿电压，并可用于较高电压(20V-250V)的Trench MOS产品。此外，由于Shield-Gate技术可具有更高的输入电容(Ciss)和米勒(Miller)电容(Cgd)比值，Ciss/Cgd，所以，Shield-Gate器件拥有更高的抗漏极电压震荡对栅极影响的能力。具有屏蔽栅的沟槽栅MOSFET通常也称为屏蔽分立栅(shield-Gate/Split Gate)沟槽MOSFET并简称为SGT MOSFET，近年具有屏蔽栅的Trench MOS结构及工艺方面的改进层出不穷，这些新的结构及工艺极大的提高该结构器件的市场占有率，通过该技术生产的Trench MOS产品市场占有率逐年提高，得到蓬勃发展。SGT MOSFET能将中低压MOSFET的比导通电阻降低到普通Trench MOSFET的1/2到1/5。

如图1A所示，是现有第一种具有屏蔽栅的沟槽栅MOSFET的结构示意图；以N型器件为例，现有具有屏蔽栅的沟槽栅MOSFET的单元结构包括：

N型硅衬底101，在硅衬底101的沟槽栅形成区域中形成有沟槽。硅衬底101的表面也能形成N型硅外延层，沟槽位于所述硅外延层中。

在沟槽的底部表面和侧面形成有底部绝缘层如氧化硅层102。

多晶硅屏蔽栅103a由第一多晶硅层组成。图1A中，多晶硅屏蔽栅103a位于整个沟槽的深度范围内。多晶硅屏蔽栅103a的底部部分通过底部绝缘层102和硅衬底101之间相间隔。

多晶硅屏蔽栅103a的顶部部分的宽度变小，多晶硅栅106a由填充于多晶硅屏蔽栅103a的顶部部分两侧的沟槽中的第二多晶硅层组成。在多晶硅屏蔽栅103a的顶部部分的侧面形成有多晶硅间隔离介质层如氧化硅层104a，在多晶硅屏蔽栅103a的顶部部分相对于的沟槽的侧面形成有栅介质层如栅氧化层105。多晶硅栅106a和沟槽的侧面之间通过栅氧化层105隔离，多晶硅栅106a和多晶硅屏蔽栅103a通过多晶硅间隔离介质层104a隔离。

在硅衬底101的表面形成有P阱107。

源区108形成在P阱107中。多晶硅栅106a从侧面覆盖源区108和P阱107，且被多晶硅栅106a侧面覆盖的P阱107的表面用于形成连接源区108和底部硅衬底101的沟道。