[发明专利]双层外延工艺方法

说明书

本发明公开了一种双层外延工艺方法，包括步骤：进行第一次外延生长工艺在半导体晶圆表面形成第一外延层；对外延工艺腔进行降温并取出半导体晶圆，在降温过程中，外延工艺腔中的残余工艺气体继续反应在第一外延层表面形成电阻率不匹配外延层；形成第一部分器件结构；将半导体晶圆放置到外延工艺腔中并升温；通入HCL进行外延层刻蚀将第一外延层表面的电阻率不匹配外延层去除；之后进行第二次外延生长工艺形成第二外延层并叠加形成电阻率匹配的双层外延结构；在第二外延层中形成第二部分器件结构。本发明能提高两个叠加的外延层的界面特性，从而提高器件的击穿电压和性能。

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种双层外延工艺方法。

背景技术

超级结为由形成于半导体晶圆(wafer)中的交替排列的P型薄层和N型薄层组成，现有超级结的制造方法通常会采用到沟槽填充工艺方法，沟槽填充方法需要先在半导体晶圆如硅晶圆表面的外延层如N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延，并且要求填充区域具有完好的晶体结构，以便后续流程制作高性能的器件。

在现有超级结器件中，为实现超高压器件如900V以上的超高压器件，采用了双层外延工艺。首先在N型外延层(NEPI)的外延上刻一道42μm深的沟槽，经过外延填充，CMP研磨，掩模版去除等工艺后，在其表面再生长一层20μm的NEPI，并刻上第二道23μm深的沟槽。第二道沟槽与第一道沟槽衔接，使沟槽总深度超过60μm，器件可实现900V超高压。

然而现有双层外延工艺的两个叠加的外延层的界面特性不佳，会影响器件的击穿电压(BV)，降低器件性能。

发明内容

本发明所要解决的技术问题是提供一种双层外延工艺方法，能提高两个叠加的外延层的界面特性，从而提高器件的击穿电压和性能。

为解决上述技术问题，本发明提供的双层外延工艺方法包括如下步骤：

步骤一、将半导体晶圆放置到外延工艺腔中，将所述外延工艺腔升温到第一次外延生长工艺的温度，进行所述第一次外延生长工艺在所述半导体晶圆表面形成具有第一导电类型的第一外延层。

步骤二、对所述外延工艺腔进行降温并取出形成有所述第一外延层的所述半导体晶圆，在降温过程中，所述外延工艺腔中的残余工艺气体继续反应在所述第一外延层表面形成电阻率不匹配外延层。

步骤三、在形成有所述电阻率不匹配外延层的所述第一外延层中形成第一部分器件结构。

步骤四、将形成有所述第一部分器件结构的所述半导体晶圆放置到外延工艺腔中，将所述外延工艺腔升温到第二次外延生长工艺的温度。

通入HCL进行外延层刻蚀，所述外延层刻蚀将所述第一外延层表面的所述电阻率不匹配外延层去除。

所述电阻率不匹配外延层去除后关闭HCL的流入从而结束所述外延层刻蚀，之后进行所述第二次外延生长工艺在所述第一外延层表面形成具有第一导电类型的第二外延层；由所述第一外延层和所述第二外延层叠加形成电阻率匹配的具有第一导电类型的双层外延结构。

步骤五、在所述第二外延层中形成第二部分器件结构。

进一步的改进是，所述半导体晶圆为硅晶圆，所述第一外延层和所述第二外延层都为硅外延层。

进一步的改进是，所述第一次外延生长工艺和所述第二次外延生长工艺的工艺条件相同。

进一步的改进是，所述第一次外延生长工艺和所述第二次外延生长工艺的工艺气体都包括氢气和硅源气体。

进一步的改进是，所述硅源气体为二氯氢硅。