[发明专利]一种服务器主板抗电磁干扰电路

说明书

技术领域

本发明属于服务器技术领域，尤其涉及一种服务器主板抗电磁干扰电路。

背景技术

电磁骚扰((Electromagnetic Compatibility，EMI)是一项严重并不断增长的环境污染形式，其影响小至广播接收时产生的让人厌烦的噼啪声，大至安全至关重要的控制系统崩溃而可能导致致命的事故，而辐射骚扰是电磁骚扰中最重要的干扰形式。

在服务器的主板中会使用大量的clock信号，经常会使用clock buffer芯片，对晶振提供的clock进行扩容和增强。其通过一颗clock buffer芯片，将1路50M的clock信号转为4路50Mclock信号，但是由于每款产品的设计需要不同，常常出现转出的4路信号并不能完全使用，例如CLK3没有被使用，该CLK3线路上的电阻和电容没有上件，造成clock buffer芯片的这一条clock输出线路悬空。

对clock信号中没有使用的clock输出线路进行悬空处理，工作信号断开，由于clock信号为高频信号，即使线路被断开，高频信号仍要形成从源端到终端完整的回路，悬空的pin脚或者高速线路，在电磁场的作用下，和地之间产生寄生电容来“连通”回路，此时悬空的pin脚或者高速线路类似于“天线效应”，返回电流路径变大，返回电流通过寄生参数向外围扩散，产生严重的EMI问题。

同时，服务器主板背面离机箱壁很近，当高频杂讯电流借助等效电容，大量流入机箱壳体，当杂讯电流流到机箱缝隙时，会加大辐射效应，进一步导致严重的EMI问题。

发明内容

本发明的目的在于提供一种服务器主板抗电磁干扰电路，旨在解决现有技术中clock buffer芯片悬空的pin脚或者高速线路类似于“天线效应”，返回电流路径变大，返回电流通过寄生参数向外围扩散，产生严重的EMI，以及机箱侧壁与clock buffer芯片产生串扰的问题。

本发明是这样实现的，一种服务器主板抗电磁干扰电路，所述服务器主板抗电磁干扰电路包括clock buffer芯片，所述clock buffer芯片设置在服务器主板的正面；

所述clock buffer芯片设有管脚BUF_IN、管脚CLKO、管脚CLK1、管脚CLK2、管脚CLK3、管脚GND、管脚VDD和管脚OE；

所述管脚BUF_IN连接clock信号输入端，所述管脚CLKO、管脚CLK1和管脚CLK2分别对应连接至clock信号输出端，所述管脚CLK3引出的clock信号输出线路处于悬空状态；

所述管脚CLK3引出的clock信号输出线路上设有返回通路，所述返回通路包括一匹配电阻R。

作为一种改进的方案，所述管脚CLK3与所述clock信号输出线路的悬空端之间设有第一电流节点，所述第一电流节点引出的线路上设有所述匹配电阻R，所述匹配电阻R的另一端接地。

作为一种改进的方案，所述管脚BUF_IN与所述clock信号输入端之间的线路上设有电阻R1。

作为一种改进的方案，所述管脚CLK0与对应的clock信号输出端之间的线路上设有电阻R2；

所述电阻R2与所述管脚CLKO之间的线路上设有第二电流节点，所述第二电流节点引出的线路上设有电容C1,所述电容C1的另一端接地。

作为一种改进的方案，所述管脚CLK1与对应的clock信号输出端之间的线路上设有电阻R3；

所述电阻R3与所述管脚CLK1之间的线路上设有第三电流节点，所述第三电流节点引出的线路上设有电容C2,所述电容C2的另一端接地。

作为一种改进的方案，所述管脚CLK2与对应的clock信号输出端之间的线路上设有电阻R4；

所述电阻R4与所述管脚CLK2之间的线路上设有第四电流节点，所述第四电流节点引出的线路上设有电容C3,所述电容C3的另一端接地。

作为一种改进的方案，所述匹配电阻设置在靠近所述管脚CLK3的位置。

作为一种改进的方案，所述返回通路的电流由clock buffer芯片发出端流向匹配电阻，再经由地平面、然后返回clock buffer芯片发出端。

作为一种改进的方案，所述匹配电阻的阻值为50欧姆。