[发明专利]串行通信控制有效
申请号: | 201710743168.5 | 申请日: | 2017-08-25 |
公开(公告)号: | CN107797920B | 公开(公告)日: | 2023-02-28 |
发明(设计)人: | 拉塞尔·约翰·巴克特;伊恩·克雷格·麦克法兰;罗伯特·约翰·沃克 | 申请(专利权)人: | ARM有限公司;安谋科技(中国)有限公司 |
主分类号: | G06F11/36 | 分类号: | G06F11/36 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 李晓冬 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 串行 通信 控制 | ||
1.一种用于执行与目标设备的串行通信的装置,所述装置包括:
串行传输电路,该串行传输电路用于与所述目标设备进行串行数据传输;
串行取回电路,该串行取回电路用于从所述目标设备取回确认信号,所述串行取回电路在接着所述串行数据的所述传输之后的预定延迟时间段之后发起所述确认信号的取回,所述确认信号指示所述目标设备的准备状态为下列两个状态中的一者:
所述目标设备已准备好执行处理;以及
所述目标设备尚未准备好执行所述处理;以及
延迟控制电路,该延迟控制电路根据一个或多个取回的确认信号的所述准备状态来控制所加载的所述预定延迟时间段。
2.根据权利要求1所述的装置,其中当所述确认信号指示所述目标设备尚未准备好执行进一步处理时,所述取回电路从所述目标设备取回另外的确认信号,直至所述确认信号指示所述目标设备已准备好执行处理。
3.根据权利要求1所述的装置,其中所述延迟控制电路控制所述预定延迟时间段的持续时间,使得取回的指示所述目标设备尚未准备好执行所述处理的确认信号的比例满足预定条件。
4.根据权利要求3所述的装置,其中所述预定条件为所述比例小于非零预定比例。
5.根据权利要求4所述的装置,其中所述非零预定比例在对应于指示所述目标设备尚未准备好执行所述处理的多个确认信号的取回的测量窗口上确定,指示所述目标设备尚未准备好执行所述处理的多个确认信号由指示所述目标设备准备好执行所述处理的确认信号的突发分隔。
6.根据权利要求3所述的装置,其中所述延迟控制电路检测何时所述预定延迟时间段满足大于阈值时间的所述预定条件,并且缩短所述预定延迟时间段,直到所述预定条件不被满足为止,届时增加所述预定延迟时间段直到所述预定条件再次被满足。
7.根据权利要求1所述的装置,其中所述目标设备是集成电路,并且所述串行数据是串行测试数据。
8.根据权利要求7所述的装置,其中所述目标设备包括通信控制状态机,并且所述装置还包括状态机控制器,该状态机控制器用于生成串行控制信号来控制所述目标设备内的所述通信控制状态机在捕获状态和移位状态之间转换,其中在所述捕获状态中捕获所述确认信号的新值,以及在移位状态中所述确认信号的所述新值可用于由串行下载电路进行下载。
9.根据权利要求8所述的装置,其中所述预定延迟时间段大于从所述移位状态移至所述捕获状态并返回至所述移位状态所花费的基准时间。
10.根据权利要求9所述的装置,其中所述预定延迟时间段是所述基准时间的非整数倍。
11.根据权利要求7所述的装置,其中所述串行数据被传输至所述集成电路内的通信寄存器,并且所述确认信号指示所述通信寄存器已准备好进行下一串行数据实例的传输。
12.根据权利要求11所述的装置,其中通信寄存器内的所述串行数据构成要在所述集成电路内执行的部分数据交互。
13.根据权利要求12所述的装置,其中所述数据交互是下列两者中一者的部分:
将多个数据值下载到所述集成电路的存储器地址空间的存储器地址;以及
从所述集成电路的所述存储器地址空间的存储器地址上传多个数据值。
14.根据权利要求11所述的装置,其中所述通信寄存器是耦合到装置的串行扫描链的部分。
15.根据权利要求7所述的装置,其中所述装置经由JTAG接口与所述集成电路进行通信。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ARM有限公司;安谋科技(中国)有限公司,未经ARM有限公司;安谋科技(中国)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710743168.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种自动化测试的方法及计算设备
- 下一篇:嵌入式软件通用安全性需求的获取方法