[发明专利]一种逻辑单元电路和像素驱动电路

说明书

本发明实施例提供一种逻辑单元电路和像素驱动电路，涉及显示技术领域，用于解决现有逻辑单元电路中不同类型晶体管混用增加了技术困难的问题。该逻辑单元电路包括相同类型的第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管。该逻辑单元电路用于实现逻辑门运算。

技术领域

本发明涉及显示技术领域，尤其涉及一种逻辑单元电路和像素驱动电路。

背景技术

在显示领域中，异或门电路作为常用的逻辑单元电路常被用在显示面板的各种驱动电路中。对于两输入的异或门电路，当且仅当两个输入信号不同时，输出才为高电压，否则输出为低电压。

现有技术下，异或门电路为P型晶体管和N型晶体管混用的电路。由于不同类型的晶体管的制作工艺不相同，从而增加了技术困难，因此现有异或门电路在工艺上和成本上劣势明显。

发明内容

本发明的实施例提供一种逻辑单元电路和像素驱动电路，用于解决现有逻辑单元电路中不同类型晶体管混用增加了技术困难的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的第一方面，提供一种逻辑单元电路，包括：相同类型的第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管，其中，所述第一晶体管的栅极、所述第二晶体管的栅极、所述第三晶体管的栅极、所述第四晶体管的栅极均连接第一输入端；

所述第一晶体管的第一极连接第一电压端，第二极连接所述第九晶体管的栅极；所述第二晶体管的第一极连接所述第一电压端，第二极连接所述第十晶体管的栅极；所述第三晶体管的第一极连接所述第九晶体管的栅极，第二极连接第二电压端；所述第四晶体管的第一极连接所述第一输出端，第二极连接所述第七晶体管的第一极；

所述第五晶体管的栅极、所述第六晶体管的栅极、所述第七晶体管的栅极、所述第八晶体管的栅极均连接第二输入端；所述第五晶体管的第一极连接所述第一电压端，第二极连接所述第九晶体管的栅极；所述第六晶体管的第一极连接所述第一电压端，第二极连接所述第十晶体管的栅极；所述第七晶体管的第二极连接所述第二电压端；所述第八晶体管的第一极连接所述第十晶体管的栅极，第二极连接所述第二电压端；

所述第九晶体管的第一极连接所述第一电压端，第二极连接所述第一输出端；所述第十晶体管的第一极连接所述第一电压端，第二极连接所述第一输出端。

可选的，所述逻辑单元电路还包括第十一晶体管，所述第十一晶体管的栅极和第一极连接所述第一电压端，第二极连接所述第一晶体管的第一极和所述第五晶体管的第一极。

可选的，所述逻辑单元电路还包括第十二晶体管，所述第十二晶体管的栅极和第一极连接所述第一电压端，第二极连接所述第二晶体管的第一极和所述第六晶体管的第一极。

可选的，所述逻辑单元电路还包括第一电容，所述第一电容的一端连接所述第九晶体管的栅极，另一端连接所述第一输出端。

可选的，所述逻辑单元电路还包括第二电容，所述第二电容的一端连接所述第十晶体管的栅极，另一端连接所述第一输出端。

可选的，所述逻辑单元电路还包括第十三晶体管、第十四晶体管、第十五晶体管，所述第十三晶体管的栅极连接所述第一晶体管的第二极、所述第二晶体管的第二极、第五晶体管的第二极、所述第六晶体管的第二极，第一极连接所述第十四晶体管的第二极和所述第十五晶体管的栅极，第二极连接所述第二电压端；所述第十四晶体管的栅极和第一极连接所述第一电压端；所述第十五晶体管的第一极连接所述第一输出端，第二极连接所述第二电压端。