[发明专利]超低功耗低压带隙基准电压源

说明书

本发明涉及集成电路领域，为提出能工作在较低的电源电压下，对电源电压的变化不敏感，且具有极低的功耗电压源。本发明，超低功耗低压带隙基准电压源，PMOS管M3、M4、M5栅极相连，源极接电源VDD，M3栅漏极相连；NMOS管M1漏极接M3漏极，源极接地，NMOS管M2漏极接M4漏极，源极通过电阻R_PTAT接地，M1、M2栅极相连，并和地之间接电阻R_CTAT；PMOS管M6源极接电源VDD，漏极接M1、M2的栅极，栅极接M7的栅极；PMOS管M7源极接电源VDD，漏极通过电阻R_OUT接地，同时与M5的漏极相连；跨导运算放大器的负输入和正输入端分别接M3、M4的漏极。本发明主要应用于电压源设计制造。

技术领域

本发明涉及集成电路领域，尤其涉及在射频电路或超低功耗传感器中的应用，可以为其提供超低功耗的低压基准电压源。具体讲,涉及超低功耗低压带隙基准电压源。

背景技术

近年来，为了检测不同位置的物理和环境信息，传感器网络的覆盖越来越广泛。一般来讲，每个节点处的传感器采用电池供电，这就对传感器的功耗提出了严苛的要求。为此，低功耗、低电压就成为了其采用的基准电压源的必然要求。另外，在射频电路中，低电压和低功耗可以保证更快的启动和更高的接收灵敏度。即使在一般的集成电路设计中，随着工艺的发展，晶体管的尺寸越来越小，低电压和低功耗可以保证晶体管不被击穿和保证可靠性。

图1展示的是传统的基于CMOS工艺的低电压基准电压源电路，两个PNP型三极管的基极和集电极接地，Q1的发射极接PMOS管M1的漏极，Q2的发射极通过一个电阻R2接PMOS管M2的漏极，运算放大器的负输入端和正输入端分别接PMOS管M1和M2的漏极，并分别和地之间接一个电阻R1和R3。三个PMOS管M1、M2、M3的栅极相连，并和运放的输出端相连，源极接电压源VDD，M3的漏极通过电阻接地。M3的漏极即为基准电压输出端。该电路分别产生一路与绝对温度成正比和成反比的电流，I_PTAT和I_CTAT，再将二者以一定的比例线性叠加注入电阻R4，从而得到基准电压。这种结构受到失调电压和三极管基极电流的影响，性能较差。

发明内容

为克服现有技术的不足，本发明旨在提出一种不使用三极管，而完全采用CMOS管和电阻组成的基准电压源，以规避三极管基极电流和失调电压的弊端，同时能工作在较低的电源电压下，对电源电压的变化不敏感，且具有极低的功耗。本发明采用的技术方案是，超低功耗低压带隙基准电压源，结构如下：PMOS管M3、M4、M5栅极相连，源极接电源VDD，M3栅漏极相连；NMOS管M1漏极接M3漏极，源极接地，NMOS管M2漏极接M4漏极，源极通过电阻R_PTAT接地，M1、M2栅极相连，并和地之间接电阻R_CTAT；PMOS管M6源极接电源VDD，漏极接M1、M2的栅极，栅极接M7的栅极；PMOS管M7源极接电源VDD，漏极通过电阻R_OUT接地，同时与M5的漏极相连；跨导运算放大器的负输入和正输入端分别接M3、M4的漏极，输出端接M6的栅极；最终在M5的漏极输出基准电压。

由M2产生的与绝对温度成正比即PTAT电流为：

其中V_GS1和V_GS2分别为M1和M2的栅源电压，m为亚阈值斜率，N为M2与M1的宽长比的比值，V_T为热电压。由M1产生的与绝对温度成反比即CTAT电流为：

其中，V_th,0是M1在温度T₀时的阈值电压，k_t1是阈值电压的温度系数，I_D是MOS管M1的源漏电流，μ_n为NMOS管的表面迁移率，C_OX为单位面积栅氧化物电容，W/L为MOS管宽长比。