[发明专利]一种NB-loT系统中下行主同步信号精同步的检测和估计方法

权利要求书

1.一种NB-loT系统中下行主同步信号精同步的检测和估计方法，其特征在于，包括如下步骤：

(1)空口接收机采用1.92MHz的采样速率得到时域采样序列；

(2)终端接收机进行NPSS粗同步估计；

(3)根据步骤(2)中粗同步估计出的时偏和频偏结果在1.92Msps采样率下进行二次精同步，使用NPSS序列与本地序列进行自相关操作；本地序列使用整数倍频偏生成，根据峰值位置最大值确定精确时偏和整数倍频偏；二次精同步具体包括如下步骤：

(31)在NPSS初始粗同步过门限以后，随机启动计时器开启NPSS精同步的操作；计时器记录一个无线帧长度后，于下个无线帧的NPSS起始位置，使能NPSS精同步；

(32)NPSS输入时域信号经过两个加法器存储到长度为128+17长的序列中；

(33)各个符号之间的累加使用两个加法器逐点进行；其中，第一个加法器负责前128点的第N次累加的；而后一个加法器负责后17点的第N-1次累加；当数据点逐点输入时，前一个加法器实现对应的寄存器中的历史值同当前值的计算，并将计算结果写回到寄存器中更新历史值；当第一个加法器执行完128点后，第一个加法器停止执行，其将等待10或9个采样点后，跳回寄存器初始位置开始下一次累加；而当第一个加法器停止执行后，第二个加法器开始执行操作，其将继续完成17点的累加和更新操作，并等待第一个加法器执行完128点；

(34)当11点的OFDM符号的11次累加都结束以后，开始执行预存的本地序列同寄存器中的序列的逐点相乘；其中每一种本地序列和一种起始位置下的寄存器序列相乘累加后的结果保存到一个85点的buffer中，每一种本地序列对应一种整数频偏，共有5组整数倍频偏；

(35)在85点的缓存中取模，找到最大值后确定整数频偏和时偏结果。

2.如权利要求1所述的NB-loT系统中下行主同步信号精同步的检测和估计方法，其特征在于，步骤(31)中，初始粗同步的门限值为240kHz。

3.如权利要求1所述的NB-loT系统中下行主同步信号精同步的检测和估计方法，其特征在于，步骤(34)中，5组整数倍频偏仅保存一组，其他整数倍的频偏的结果通过其同预存的一倍整数频偏的结果逐点相乘后再同接收序列相乘并累加。

4.如权利要求3所述的NB-loT系统中下行主同步信号精同步的检测和估计方法，其特征在于，需要两个长度为128点的缓存器；第一缓存器中存放的是带有2Δf频偏的不包含covercode的本地NPSS时域序列，用d_-2ΔfNPSS(t)表示即

其中，t取值0-127，表示每个OFDM符号128点的采样长度；

第二缓存器中存放的是固定为Δf的频偏的128长度的序列：

d_Δf(t)＝e^{-j2π·(Δf)t} t＝0,…,127

上述两公式相乘，则有同理d_-1ΔfNPSS(t)与d_Δf(t)相乘一次可以得到频偏为0的本地NPSS时域序列，由此可以计算出频偏为Δf和2Δf的本地NPSS序列；当数据到来时，首先从第一缓存器中取值与接收序列做滑动相关，之后将缓存器中序列与d_Δf(t)相乘得到的纠偏序列与接收序列做滑动相关，同时更新第一缓存器的值，循环直到d_2ΔfNPSS(t)与接收序列处理完成。