[发明专利]栅极驱动电路及其驱动方法和显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，包括N个栅极驱动单元和N组时钟信号线；第n栅极驱动单元与第n组时钟信号线对应连接；N为大于1的整数；n为小于或等于N的正整数；

一组时钟信号线包括2a条时钟信号线；a为正偶数；

一个所述栅极驱动单元包括至少一个移位寄存器模组；

第n栅极驱动单元包括的移位寄存器模组与第n组时钟信号线连接；

每一帧画面显示时间包括依次设置的N个显示时间段，第n显示时间段与第n组时钟信号线对应，第n栅极驱动单元包括的移位寄存器模组根据所述第n组时钟信号线包括的2a条时钟信号线分别输入的时钟信号输出栅极驱动信号；

在第n显示时间段，第n组时钟信号线包括的2a条时钟信号线输入周期为T的时钟信号，其他组时钟信号线包括的时钟信号线输入低电平；

第n组时钟信号线包括的第b条时钟信号线输入的时钟信号比第n组时钟信号线包括的第b-1条时钟信号线输入的时钟信号延迟T/2a；b为大于1的正整数，并b小于或等于2a；

一个所述移位寄存器模组包括2a个依次级联的移位寄存器单元；

第n栅极驱动单元中的移位寄存器模组包括的一个移位寄存器单元与第n组时钟信号线包括的一条时钟信号线对应连接；

所述移位寄存器单元包括：

上拉节点控制模块，分别与输入端、复位端、上拉节点和下拉节点连接，用于在所述输入端、所述复位端和所述下拉节点的控制下控制所述上拉节点的电位；

下拉节点控制模块，分别与高电平输入端、所述上拉节点和所述下拉节点连接，用于在所述上拉节点的控制下控制所述下拉节点的电位；

存储电容模块，第一端与所述上拉节点连接，第二端与栅极驱动信号输入端连接；以及，

输出模块，分别与所述上拉节点、所述下拉节点、一时钟信号输入端、低电平输入端和所述栅极驱动信号输出端连接，用于在所述上拉节点的控制下控制所述栅极驱动信号输出端是否与该时钟信号输入端连接，并在所述下拉节点的控制下控制所述栅极驱动信号输出端是否与所述低电平输入端连接；

所述输出模块包括：

第一输出晶体管，栅极与所述上拉节点连接，第一极与所述时钟信号输入端连接，第二极与所述栅极驱动信号输出端连接；以及，

第二输出晶体管，栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述低电平输入端连接；

所述上拉节点控制模块包括：

输入晶体管，栅极和第一极都与所述输入端连接，第二极与所述上拉节点连接；

复位晶体管，栅极与所述复位端连接，第一极与所述上拉节点连接，第二极与低电平输入端连接；以及，

上拉节点控制晶体管，栅极与所述下拉节点连接，第一极与所述上拉节点连接，第二极与所述低电平输入端连接。

2.如权利要求1所述的栅极驱动电路，其特征在于，一所述移位寄存器单元用于根据与其连接的时钟信号线输入的时钟信号输出相应的栅极驱动信号。

3.如权利要求1或2所述的栅极驱动电路，其特征在于，a等于1；N等于2；

所述栅极驱动电路包括第一栅极驱动单元、第二栅极驱动单元、第一组时钟信号线和第二组时钟信号线；

所述第一组时钟信号线包括第一时钟信号线和第二时钟信号线；所述第二组时钟信号线包括第三时钟信号线和第四时钟信号线；

所述第一栅极驱动单元包括至少一个移位寄存器模组；所述第二栅极驱动单元包括至少一个移位寄存器模组；一所述移位寄存器模组包括第一移位寄存器单元和第二移位寄存器单元；

所述第一栅极驱动单元中的一个移位寄存器模组包括的第一移位寄存器单元与所述第一时钟信号线连接；所述第一栅极驱动单元中的一个移位寄存器模组包括的第二移位寄存器单元与所述第二时钟信号线连接；

所述第二栅极驱动单元中的一个移位寄存器单元包括的第一移位寄存器单元与所述第三时钟信号线连接，所述第二栅极驱动单元中的一个移位寄存器模组包括的第二移位寄存器单元与所述第四时钟信号线连接。