[发明专利]FPGA开发板的通信方法

说明书

本发明涉及一种FPGA开发板，包括：Micro USB接口、电源模块、FPGA核心芯片和外设模块，还包括：与所述FPGA核心芯片连接的下载调试模块；所述下载调试模块包括：通信模块、主控制器和外围电路；所述主控制器分别连接所述通信模块和外围电路；所述通信模块具有USB2.0接口。上述FPGA开发板，降低用户的学习难度，提升用户的学习效率，减少了FPGA开发板的体积，提升了用户体验与易用性。还涉及一种FPGA开发板的通信方法。

技术领域

本发明涉及FPGA，特别是涉及FPGA开发板及其通信方法。

背景技术

可编程逻辑技术：FPGA(Field-Programmable Gate Array，现场可编程逻辑门阵列)，是在数字逻辑领域由PAL，GAL，CPLD等技术的基础上进一步发展的产物，与ASIC(Application-specific integrated circuit，专用集成电路)相辅相成，克服了ASIC作为定制电路不够灵活的问题，也解决了GAL、CPLD等器件在逻辑资源上的不足，同时，更重要的一点，FPGA是芯片验证流程中的重要工具。正因为如此，FPGA自进入国内以来，就被高度重视，国家对于该行业投资的力度也是逐年上升。FPGA生产商为开拓市场，扩大FPGA的市场份额，也纷纷加大与高校和相关公司的合作，进行技术培训并且研发开发板，在推广其产品的同时也让用户掌握FPGA技术。

FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

FPGA使用硬件描述语言或是原理图设计输入到各厂商提供的EDA工具中，通过EDA软件的综合仿真布局布线等操作后生成编程数据文件，通过下载器将数据写入片内的编程RAM中，继而配置进入工作模式。

FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。加电时，FPGA芯片将非易失性存储块中的数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。

FPGA编程时，可以将配置数据直接下载到片内RAM中，或是外部的非易失性存储块中，如Flash。下载到内部RAM中的数据掉电会丢失，再次上电需要重新下载。下载到Flash中的数据掉电不会丢失，下次上电时配置到FPGA中。

下载与调试技术(多种无线下载方式)：目前的FPGA开发板多采用下载器与开发板分离的方式，开发板上预留下载调试接口，下载调试器作为中间桥梁，通过USB数据线和排线分别连接电脑和开发板。

三家主流的FPGA厂商Xilinx，Altera和Lattice都有各自的下载调试器：XilinxPlatform USB Cable，Altera USB-Blaster和Lattice USB ispDownload Cable。这三家的下载调试方案大体类似，都是采用各自的下载调试器配合PC端FPGA开发软件的方式。FPGA开发软件生成FPGA配置文件后，下载时对配置文件进行解读后，将配置数据和配置算法发送给下载调试器，下载调试器通过USB与电脑连接，在USB驱动程序配合下，接收数据后按照JTAG协议转换接口，以JTAG方式下载到FPGA外配的非易失性存储块或是直接下载到RAM中。下载调试器内部硬件结构多采用USB协议转换模块加一片CPLD的方案，USB协议转换模块使用专用的USB芯片，实现下载器与PC端软件的通信、数据的传输，CPLD完成数据接口的转换和时序的配置。

传统技术存在以下技术问题：

由于目前的下载调试器硬件体积较大，与开发板分开使用，每次使用时需要使用USB连接线和排线连接电脑和开发板，使用不便。