[发明专利]沟槽栅超结器件及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅超结器件；本发明还涉及一种沟槽栅超结器件的制造方法。

背景技术

超结器件如超结MOSFET采用新的耐压层结构，利用一系列的交替排列的半导体P型薄层和N型薄层组成的超结结构来在截止状态下在较低电压下就将P型薄层和N型薄层耗尽,实现电荷相互补偿,从而使P型薄层和N型薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高反向击穿电压(BV),即超结MOSFET是利用PN即P型薄层和N型薄层电荷平衡的体内降低表面电场(Resurf)技术来提升器件BV的同时又保持较小的导通电阻。

根据超结器件的栅极结构不同分为沟槽栅超结器件和平面栅超结器件，其中沟槽栅超结器件的栅极结构的多晶硅栅形成于沟槽中，另外栅极对应的沟槽为栅沟槽，在栅沟槽的侧面则形成有较薄的栅氧化层。栅沟槽的深度需要大于由P阱组成的沟道区的深度。随着器件的尺寸缩小，栅沟槽的宽度一般较小以及栅氧化层的厚度较薄，一般不直接从沟槽栅的顶部形成接触孔将多晶硅栅连接到由正面金属层组成的栅极；而是在位于电荷流动区的周侧的过渡区的半导体衬底表面形成和栅沟槽中的多晶硅栅接触连接的栅引出多晶硅，通过在栅引出多晶硅表面形成接触孔连接到栅极。为了在过渡区中形成平面结构的栅引出多晶硅，需要增加一个专门定义栅引出多晶硅的光罩。同时，在过渡区中往往形成有一个由形成于过渡区和终端保护区中的场氧组成的台阶结构，栅引出多晶硅需要爬过台阶结构并在台阶结构的外侧形成连接到栅极的接触孔。

如图1所示，是现有沟槽栅超结器件的结构示意图；图1中没有详细显示电荷流动区中的各器件单元的结构图，仅显示在过渡区附近的结构示意图，在半导体衬底101的表面形成有超结结构，通常在半导体衬底101的表面还形成有N型外延层，超结结构形成于N型外延层中。在过渡区中形成有P型环102，P型环102会覆盖一个以上的P型柱，图1中是沿超结结构的长度方向的剖面，故不显示P型柱和N型柱交替排列的结构。电荷流动区中的沟槽栅由形成于栅沟槽中的多晶硅栅104和多晶硅栅104和栅沟槽之间的栅氧化层组成。栅引出多晶硅105位于半导体衬底101的表面，栅引出多晶硅105会和多晶硅栅104相连并延伸到位于终端保护区中的场氧层103表面。层间膜106覆盖在半导体衬底101的正面，接触孔107穿过层间膜106并分别和顶部的由正面金属层108形成的源极和栅极连接，图1仅显示了和栅极连接的接触孔107。源极对应的接触孔位于电荷流动区中的源区的顶部。栅极对应的接触孔107位于延伸到场氧层103表面的栅引出多晶硅105的顶部。

可以看出，栅极多晶硅105在和多晶硅栅104的连接处以及爬过场氧层103形成的台阶结构处都具有多晶硅台阶结构，再加上栅引出多晶硅105的底部也是采用较薄的栅氧化层和底部的外延层隔离，这样，在栅引出多晶硅105的和位于栅沟槽中的多晶硅栅104相连接的位置处以及在场氧层103的台阶结构的位置处都存在薄弱点(weak point)，经过长时间的工作压力(Stress)后，这些薄弱点容易实现，从而会导致栅的鲁棒性降低。如图2所示，是图1中栅薄弱点失效照片；图2中薄弱点的区域用虚线圈201圈出，经过场时间工作压力，虚线圈201在爬坡处的栅氧化层断裂。

发明内容

本发明所要解决的技术问题是提供一种沟槽栅超结器件，能提高栅的可靠性，从而提高器件的鲁棒性。为此，本发明还提供一种沟槽栅超结器件的制造方法。

为解决上述技术问题，本发明提供的沟槽栅超结器件的中间区域为电荷流动区，终端保护区形成于所述电荷流动区的周侧，过渡区位于所述终端保护区和所述电荷流动区之间。

超结结构由多个N型柱和P型柱交替排列组成，沟槽栅超结器件包括沟槽栅和由P阱组成的沟道区，所述N型柱在所述沟槽栅超结器件导通时作为漂移区，由N+区组成的源区形成于所述沟道区的表面。

所述沟槽栅包括栅沟槽，在沿所述栅沟槽的长度方向上所述栅沟槽还延伸到所述过渡区中并形成栅引出沟槽。

所述栅引出沟槽的宽度大于所述栅沟槽的宽度，所述栅引出沟槽和所述栅沟槽采用相同的工艺同时形成。

在所述栅沟槽的侧面的顶部部分形成有栅氧化层，所述栅氧化层沿侧面的深度大于所述沟道区的深度；在所述栅沟槽的位于所述栅氧化层底部的侧面和底部表面形成有第一氧化层；所述第一氧化层的厚度大于所述栅氧化层的厚度，在所述栅沟槽中填充有由多晶硅组成的多晶硅栅。

在所述栅引出沟槽的侧面和底部表面形成有第一氧化层，在所述栅引出沟槽中填充有由多晶硅组成的栅引出多晶硅。