[发明专利]一种WebP图像压缩中Alpha通道调色板生成方法、系统及主机端

权利要求书

1.一种WebP图像压缩中Alpha通道调色板生成方法，其特征在于，应用于主机端，包括：

获取WebP图像的Alpha通道的像素强度值；

对所述像素强度值进行处理，得到待生成图像数据；

发送所述待生成图像数据至FPGA设备端，并调用所述FPGA设备端的核函数，以便于所述FPGA设备端并行化处理所述待生成图像数据，得到调色板生成结果；

获取所述调色板生成结果；

其中，所述发送所述待生成图像数据至FPGA设备端，调用所述FPGA设备端的核函数，以便于所述FPGA设备端并行化处理所述待生成图像数据，得到调色板生成结果的过程，包括：

将所述待生成图像数据传输到缓存中，其中，所述缓存为所述主机端与所述FPGA设备端进行数据通信的缓存；

向所述FPGA设备端发送并行启动信号，以控制所述FPGA设备端并行化处理从所述缓存中读取的所述待生成图像数据，得到所述调色板生成结果。

2.根据权利要求1所述的方法，其特征在于，所述对所述像素强度值进行处理，得到待生成图像数据的过程，包括：

将所述像素强度值存入数组中，并开辟相应的内存空间，得到调色板空间；

建立所述调色板空间与所述像素强度值的对应关系并排序，得到所述待生成图像数据。

3.根据权利要求1所述的方法，其特征在于，所述获取所述调色板生成结果的过程，包括：

收到所述FPGA设备端的完成信号后，从所述缓存中获取所述FPGA设备端写入的所述调色板生成结果。

4.一种主机端，其特征在于，包括：

数据获取模块，用于获取WebP图像的Alpha通道的像素强度值；

数据处理模块，用于对所述像素强度值进行处理，得到待生成图像数据；

发送调用模块，用于发送所述待生成图像数据至FPGA设备端，并调用所述FPGA设备端的核函数，以便于所述FPGA设备端并行化处理所述待生成图像数据，得到调色板生成结果；

结果获取模块，用于获取所述调色板生成结果；

其中，所述发送调用模块包括：

缓存单元，用于将所述待生成图像数据传输到缓存中，其中，所述缓存为所述主机端与所述FPGA设备端进行数据通信的缓存；

启动单元，用于向所述FPGA设备端发送并行启动信号，以控制所述FPGA设备端并行化处理从所述缓存中读取的所述待生成图像数据，得到所述调色板生成结果。

5.根据权利要求4所述的主机端，其特征在于，所述数据处理模块包括：

调色板空间单元，用于将所述像素强度值存入数组中，并开辟相应的内存空间，得到调色板空间；

待生成图像单元，用于建立所述调色板空间与所述像素强度值的对应关系并排序，得到所述待生成图像数据。

6.根据权利要求4所述的主机端，其特征在于，所述结果获取模块包括：

结果获取单元，用于收到所述FPGA设备端的完成信号后，从所述缓存中获取所述FPGA设备端写入的所述调色板生成结果。

7.一种WebP图像压缩中Alpha通道调色板生成系统，其特征在于，包括如权利要求4至6中任一项所述的主机端，以及FPGA设备端，

其中，所述FPGA设备端用于并行化处理所述主机端发送的待生成图像数据，得到调色板生成结果。