[发明专利]一种三维存储器及其读取方法和读取电路

权利要求书

1.一种三维存储器的读取方法，所述三维存储器包括存储串阵列，所述存储串阵列包括多个存储串，且所述存储串包括串联的多个存储单元，其特征在于，包括：

关闭所述存储串阵列中的未选中的存储串；

控制所述未选中存储串中的预设存储单元在输入验证电压后产生的耦合电势，与所述未选中存储串中其余存储单元在输入串导通电压后产生的耦合电势之间电势差在预设范围内；

其中，对所述预设存储单元输入所述验证电压为：

对所述预设存储单元输入电压值呈下降趋势的验证电压。

2.根据权利要求1所述的三维存储器的读取方法，其特征在于，所述读取方法包括第一验证阶段、第二验证阶段和第三验证阶段；其中，在所述第一验证阶段，对所述预设存储单元输入第一预设验证电压；

在所述第二验证阶段，对所述预设存储单元输入第二预设验证电压；

及，在所述第三验证阶段，对所述预设存储单元输入第三预设验证电压，其中，所述第一预设验证电压大于所述第二预设验证电压，且所述第二预设验证电压大于所述第三预设验证电压。

3.根据权利要求1所述的三维存储器的读取方法，其特征在于，所述存储串还包括第一端部选择单元和第二端部选择单元，所述第一端部选择单元串接于所述串联的多个存储单元的输入端部，且所述第二端部选择单元串接于所述串联的多个存储单元的输出端部；

其中，所述第一端部选择单元的输入端连接位线，所述第二端部选择单元的输出端连接共源线。

4.根据权利要求3所述的三维存储器的读取方法，其特征在于，关闭所述存储串阵列中的未选中的存储串为：

关断所述存储串阵列中的未选中的存储串中的第一端部选择单元和第二端部选择单元。

5.根据权利要求3所述的三维存储器的读取方法，其特征在于，所述存储单元为存储晶体管；

及，所述第一端部选择单元和所述第二端部选择单元均为选择晶体管。

6.一种三维存储器的读取电路，所述三维存储器包括存储串阵列，所述存储串阵列包括多个存储串，且所述存储串包括串联的多个存储单元，其特征在于，包括：

控制模块，所述控制模块用于关闭所述存储串阵列中的未选中的存储串；

及，电压输出模块，所述电压输出模块用于对所述存储单元输入电压，以控制所述未选中存储串中的预设存储单元在输入验证电压后产生的耦合电势，与所述未选中存储串中其余存储单元在输入串导通电压后产生的耦合电势之间电势差在预设范围内；

其中，所述验证电压为电压值呈下降趋势的验证电压。

7.根据权利要求6所述的三维存储器的读取电路，其特征在于，所述读取电路读取过程分三个阶段为第一验证阶段、第二验证阶段和第三验证阶段；其中，电压输出模块在所述第一验证阶段，对所述预设存储单元输入第一预设验证电压；

在所述第二验证阶段，对所述预设存储单元输入第二预设验证电压；

及，在所述第三验证阶段，对所述预设存储单元输入第三预设验证电压，其中，所述第一预设验证电压大于所述第二预设验证电压，且所述第二预设验证电压大于所述第三预设验证电压。

8.根据权利要求6所述的三维存储器的读取电路，其特征在于，所述存储串还包括第一端部选择单元和第二端部选择单元，所述第一端部选择单元串接于所述串联的多个存储单元的输入端部，且所述第二端部选择单元串接于所述串联的多个存储单元的输出端部；

其中，所述第一端部选择单元的输入端连接位线，所述第二端部选择单元的输出端连接共源线。

9.根据权利要求8所述的三维存储器的读取电路，其特征在于，所述控制模块与所述第一端部选择单元和所述第二端部选择单元的控制端相连；

其中，所述控制模块用于对所述存储串阵列中的未选中的存储串中的第一端部选择单元和第二端部选择单元的控制端输入关闭电压。